[发明专利]高集成半导体存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2012年3月14日向韩国专利局提交的申请号为10-2012-0026091的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件及其制造方法，更具体而言，涉及一种相变随机存取存储（PCRAM）器件及其制造方法。

背景技术

PCRAM器件是非易失性存储器件中的一种，包括电阻根据温度而改变的相变材料。相变材料通常包括含有锗（Ge）、锑（Sb）以及碲（Te）的硫族化物材料。相变材料根据温度改变成非晶状态或结晶状态，以定义RESET（或逻辑“1”）或SET（或逻辑“0”）。

如同动态随机存取存储（DRAM）器件，PCRAM器件可以包括由字线和位线限定的多个存储器单元，并且多个存储器单元每个都可以包括由相变材料形成的可变电阻器以及被配置成选择性地驱动可变电阻器的开关元件。

在PCRAM中，可以将字线以结区类型设置在半导体衬底中，且可以将位线设置为导线类型。二极管或MOS晶体管可以用作开关元件。

正在研究PCRAM以在减小其芯片尺寸的同时增加其集成度。然而，由于分辨率的限制，在最小化特征尺寸方面存在限制。

为此，已经提出了一种制造3维（3D）PCRAM的方法，在所述3维（3D）PCRAM中，将二极管形成为垂直柱体形状，或者利用栅极的垂直柱体来形成开关晶体管。

然而，实际上，很难在3D PCRAM中形成垂直柱体。

尤其，为了改善垂直柱体的二极管开关元件的关断电流特性，要增加垂直柱体的高度。因而，增加垂直柱体的高宽比导致工艺难度和二极管倾斜。

即使在垂直柱体的晶体管开关元件中，也要增加垂直柱体的高度以保证有效的沟道长度。由于在二极管开关元件中，垂直柱体的高宽比增加，因而会增加工艺难度并引起倾斜现象。

发明内容

根据示例性实施例的一个方面，提出了一种半导体存储器件。所述半导体存储器件可以包括：半导体衬底；有源区，所述有源区包括多个单位有源区，且设置在半导体衬底之上并与半导体衬底间隔开；字线对，所述字线对被形成在单位有源区的顶表面和侧面上；虚设字线，所述虚设字线被设置在单位有源区的接触处，并被形成在单位有源区的顶表面和侧面上；源极区域，所述源极区域被形成在字线对之间的单位有源区中，并与半导体衬底电连接；漏极区域，所述漏极区域形成在所述字线对与所述虚设字线之间的单位有源区中；以及第一储存层，所述第一储存层形成在漏极区域上，并与漏极区域电连接。

根据示例性实施例的另一个方面，提出了一种半导体存储器件。所述半导体存储器件可以包括：半导体衬底；多个有源区，所述多个有源区以线形图案结构形成在半导体衬底上；多个字线，所述多个字线与所述多个有源区交叉并包围所述多个有源区；源极区域和漏极区域，所述源极区域和所述漏极区域形成在所述多个字线之间的所述多个有源区中；以及储存层，所述储存层形成源极区域和漏极区域上。源极区域中的每个可以被形成在从有源区延伸到半导体衬底的桩结构中。

根据示例性实施例的另一个方面，提出了一种制造半导体存储器件的方法。所述方法可以包括以下步骤：在半导体衬底上以第一恒定间距形成包括桩的线图案形的有源区；以第二恒定的间隔形成多个字线以与有源区交叉；对在字线中的每个的两侧处的有源区执行杂质的离子注入，以在与所述桩相对应的注入的有源区中形成源极区域，并在其余的注入的有源区中形成漏极区域；在暴露在字线之间的源极区域和漏极区域上形成下电极；在下电极上和字线的侧壁上形成间隔件绝缘层；刻蚀间隔件绝缘层以在漏极区域上选择性地暴露出下电极；以及在间隔件绝缘层和暴露出的下电极上形成储存层。

根据示例性实施例的另一个方面，提出了一种制造半导体存储器件的方法。所述方法包括以下步骤：在半导体衬底上形成牺牲层和线图案形的有源区；以恒定的间距形成多个字线以与有源区交叉；选择性地去除牺牲层；在字线之间的空间和去除了牺牲层的空间中形成绝缘层；在字线之间的有源区上选择性地刻蚀绝缘层，以暴露出有源区；刻蚀暴露出的有源区和在暴露出的有源区之下的绝缘层，以形成暴露出半导体衬底的源极接触孔；在源极接触孔中形成源极桩以与有源区连接；在源极桩中和字线中的每个的两侧处的有源区中离子注入杂质，以在源极桩中形成源极区域，并在有源区中形成漏极区域；在源极区域和漏极区域上形成下电极；在下电极上形成间隔件绝缘层；刻蚀间隔件绝缘层以选择性地暴露出在漏极区域上的下电极；以及在间隔件绝缘层和暴露出的下电极上形成储存层。