[发明专利]一种半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

为了提高双极器件和集成电路的性能，通常需要在半导体器件的硅基底表面淀积多个外延层。而在超结技术中，每层外延层形成后，都需要对其进行离子注入，从而在每层外延层内形成三道掺杂层。但是，现有技术中具有超结结构的半导体器件性能较差。

在公开号为CN101916729A的中国专利文件中还可以发现更多关于具有超结结构的半导体器件的介绍。

发明内容

本发明解决的问题是：现有技术中具有超结结构的半导体器件的性能较差。

为解决上述问题，本发明提供了以下技术方案：

一种半导体器件的形成方法，包括：提供半导体基底，所述半导体基底表面形成有第一外延层；在所述第一外延层内形成标识结构；以所述标识结构为基准，在所述第一外延层内形成掺杂层；在所述第一外延层表面形成第二外延层，所述第二外延层内形成有标识结构，且与所述第一外延层内标识结构的位置相对应；以所述标识结构为基准，在所述第二外延层内形成掺杂层；其中，所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。

优选的，所述标识结构为凹槽。

优选的，所述凹槽的横截面形状为规则图形。

优选的，所述凹槽在垂直于所述半导体基底方向上的深度为2μm。

优选的，以所述标识结构为基准，在所述第二外延层内形成掺杂层具体包括：以所述标识结构为基准，在所述第二外延层上放置图案化的第一掩膜版；以所述第一掩膜版为掩膜，在所述第二外延层上形成图案化的光胶层，使所述标识结构的中心与所述光胶层上和其相对应的图案的中心在一条直线上；以所述图案化的光胶层为掩膜，在所述第二外延层内形成掺杂层。

优选的，还包括：在所述第N外延层表面形成第N+1外延层，所述第N+1外延层内形成有标识结构，且与所述第N外延层内标识结构的位置相对应；以所述标识结构为基准，在所述第N+1外延层内形成掺杂层；其中，N不小于2，且所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。

一种半导体器件，包括：半导体基底，所述半导体基底表面形成有第一外延层；位于所述第一外延层内的标识结构和掺杂层；位于所述第一外延层表面的第二外延层，所述第二外延层内具有标识结构，且与所述第一外延层内标识结构的位置相对应；位于所述第二外延层内的掺杂层；其中，所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。

优选的，所述标识结构为凹槽。

优选的，所述凹槽的横截面形状为规则图形。

优选的，所述凹槽在垂直于所述半导体基底方向上的深度为2μm。

优选的，还包括：位于所述第N外延层表面的第N+1外延层，所述第N+1外延层内具有标识结构，且与所述第N外延层内标识结构的位置相对应；位于所述第N+1外延层内的掺杂层；其中，N不小于2，且所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。

与现有技术相比，本发明具有以下优点：

本发明所提供的半导体器件形成方法中，每层外延层内都形成有标识结构，所述标识结构在相应各层外延层内的具体位置相对应，且所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr，使得所述外延层中的硅原子在形成过程中，有足够的反应能量和/或反应时间弛豫到稳定的位置，从而使得各层外延层内标识结构在形成过程中不会发生变形，进而使得在以所述标识结构为基准，在各层外延层内形成的掺杂层在竖直方向上严格对齐，不会发生错位，避免了由于各层外延层内所形成的掺杂层在竖直方向上发生错位，而给半导体器件的击穿电压所带来的影响，提高了所述半导体器件的性能。

附图说明

图1是本发明实施例所提供的半导体器件形成方法的流程示意图；

图2-5是本发明实施例所提供的半导体器件形成方法的剖面示意图。

具体实施方式

正如背景技术部分所述，现有技术中具有超结结构的半导体器件的性能较差。