[发明专利]半导体器件和系统、命令地址建立/保持时间控制方法

权利要求书

1.一种半导体系统，包括：

控制器，所述控制器被配置成输出时钟使能信号、第一命令/地址信号、第二命令/地址信号、第三命令/地址信号、芯片选择信号、第一进入命令和第二进入命令、以及退出命令，并且接收输出信号；以及

半导体器件，所述半导体器件被配置成响应于所述芯片选择信号和所述第一进入命令而锁存所述第一命令/地址信号和所述第二命令/地址信号并传送输出信号，响应于所述芯片选择信号和所述第二进入命令而锁存所述第一命令/地址信号和所述第三命令/地址信号并传送输出信号，以及响应于所述时钟使能信号和所述退出命令信号而传送由所述第一命令/地址信号至所述第三命令/地址信号产生的数据作为输出信号。

2.如权利要求1所述的半导体系统，其中，所述控制器通过接收由锁存所述第一命令/地址信号至所述第三命令/地址信号而产生的输出信号来控制所述第一命令/地址信号至所述第三命令/地址信号的建立/保持时间。

3.如权利要求1所述的半导体系统，其中，所述半导体器件在所述时钟使能信号被禁止的时段期间响应于所述第一进入命令而锁存所述第一命令/地址信号和所述第二命令/地址信号并传送输出信号，以及响应于所述第二进入命令而锁存所述第一命令/地址信号和所述第三命令/地址信号并传送输出信号。

4.如权利要求1所述的半导体系统，其中，所述半导体器件包括：

信号发生块，所述信号发生块被配置成响应于内部时钟、所述时钟使能信号、所述芯片选择信号、所述第一进入命令和所述第二进入命令以及所述退出命令而产生选通信号、第一校准信号和第二校准信号、以及控制信号；

锁存块，所述锁存块被配置成响应于所述选通信号而锁存所述第一命令/地址信号，并且产生第一锁存命令/地址信号；

选择性锁存块，所述选择性锁存块被配置成响应于所述选通信号以及所述第一校准信号和所述第二校准信号而锁存所述第二命令/地址信号或所述第三命令/地址信号，并且产生选择性锁存命令/地址信号；

读取路径电路，所述读取路径电路被配置成接收所述第一命令/地址信号至所述第三命令/地址信号，并且产生所述数据；以及

多路复用器，所述多路复用器被配置成响应于所述控制信号而传送所述数据、或所述第一锁存命令/地址信号和所述选择性锁存命令/地址信号作为输出信号。

5.如权利要求4所述的半导体系统，其中，所述信号发生块包括：

校准信号发生单元，所述校准信号发生单元被配置成响应于所述第一进入命令和所述第二进入命令以及所述退出命令而产生校准信号和所述第一校准信号和所述第二校准信号；

选通信号发生单元，所述选通信号发生单元被配置成响应于所述芯片选择信号、所述内部时钟以及所述校准信号而产生所述选通信号；以及

控制信号发生单元，所述控制信号发生单元被配置成响应于所述第一校准信号和所述第二校准信号以及所述时钟使能信号而产生所述控制信号。

6.如权利要求5所述的半导体系统，其中，所述校准信号发生单元产生响应于所述第一进入命令而被使能以及响应于所述第二进入命令或所述退出命令而被禁止的所述第一校准信号。

7.如权利要求5所述的半导体系统，其中，所述校准信号发生单元产生响应于所述第二进入命令而被使能以及响应于所述第一进入命令或所述退出命令而被禁止的所述第二校准信号。

8.如权利要求5所述的半导体系统，其中，所述校准信号发生单元产生在所述第一校准信号或所述第二校准信号被使能时而被使能的所述校准信号。

9.如权利要求5所述的半导体系统，其中，所述校准信号发生单元包括：

第一校准信号发生部，所述第一校准信号发生部被配置成产生响应于所述第一进入命令而被使能以及响应于所述第二进入命令或所述退出命令而被禁止的所述第一校准信号；以及

第二校准信号发生部，所述第二校准信号发生部被配置成产生响应于所述第二进入命令而被使能以及响应于所述第一进入命令或所述退出命令而被禁止的所述第二校准信号。

10.如权利要求5所述的半导体系统，其中，所述选通信号发生单元通过在所述校准信号和所述芯片选择信号被使能的时段期间缓冲所述内部时钟来产生所述选通信号。