[发明专利]一种半导体器件封装结构以及制备方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件封装结构以及制备方法。

背景技术

随着半导体制造技术不断进步、晶体管中栅极尺寸不断缩小，使集成电路装置尺寸的不断缩小。在后段制程（The back end of line,BEOL）中焊接线结合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚，实现I/O（in/out）连接，其中所述线结合焊盘（wire bond pads）的尺寸以及所述引线的设置和布局决定了集成电路装置的最终尺寸。有源区结合（Bond Over Active，BOA）技术能够使有源器件、静电放电电路（Electro-Static discharge，ESD）、电源以及接地总线下面焊线垫确保模具的尺寸减小。

铜引线材料以及铜引线结合过程由于良好的机械性能、导电性能以及相对于贵金属金更加便宜的价格，而被广泛用于集成电路封装领域中进行高端集成电路的包装。

铜比金的硬度更大，因此在封装过程中需要更大的功率和结合作用力（bond force）才能使金属铜与金属焊盘结合，但是较大的功率和结合作用力（bond force）给线结合焊盘带来更多挑战，例如，容易造成金属焊盘（例如铝）的挤压、挤出，焊盘的碎裂和脱落，金属引线的损坏，甚至对金属下面的有源区结合（Bond OverActive，BOA）区造成损坏。

目前针对所述问题（例如粘接损坏和焊盘剥离）通常有两种解决方法，一种是通过DOE（Design Of Experiments）方法来优化键合参数，以减小金属铜对焊盘造成的挤压力，但是该方法具有很大的局限性，例如当粘合力降低后，必然会导致球上升（ball lift），而不能满足要求。另外一种方法则是增加焊盘的机械强度，例如选用固体垫以抵抗对金属下面有源区的损坏，图1为现有技术中所述固体焊盘的组成，所述固体焊盘包括第一金属层101、顶部金属层103，两者之间的通孔102，以及位于顶部金属层上的阻挡层105以及位于所述阻挡层上的铝焊盘金属层106，所述焊盘还包括位于顶部金属层上的第一钝化层104以及位于所述铝金属层和第一钝化层上的第二钝化层107，所述制备方法为首先按常规方法形成如图所示的第一金属层和顶部金属层以及位于两者之间的通孔102，然后在所述顶部金属层上形成第一钝化层并图案化，然后沉积阻挡层，在所述阻挡层上沉金属铝，并进行平坦化，形成焊盘金属层，最后形成第二钝化层，如图1所述的结构以及方法在一定程度上能够降低上述问题的影响，但是其效果仍然不够理想，产品良率很低。

因此，目前制备方法中仍然存在粘接损坏和焊盘剥离等问题，需要对现有方法进行改进，以消除所述问题，提高产品良率。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前在集成电路封装过程中存在的问题，提供了一种半导体器件封装结构的制备方法，包括：

提供具有顶部金属层和顶部通孔的金属叠层；

在所述金属叠层上沉积第一钝化层，以覆盖所述顶部金属层；

图案化所述第一钝化层，形成开口以露出所述顶部金属层；

依次沉积第一金属阻挡层、第一焊盘金属层、第二金属阻挡层、第二焊盘金属层，以形成焊盘金属叠层，所述焊盘金属叠层通过所述开口与所述顶部金属层连接；

图案化所述焊盘金属叠层，以露出所述第一钝化层；

沉积第二钝化层，然后图案化所述第二钝化层，以露出所述焊盘金属叠层。

作为优选，所述方法在沉积所述第二钝化层之前，还可以进一步形成多层由金属阻挡层、焊盘金属层交替沉积形成的复合层。

作为优选，所述第一金属阻挡层为TaN、TiN和TaN中的一种或多种。

作为优选，所述第二金属阻挡层为TaN、TiN和TaN中的一种或多种。

作为优选，所述第一金属阻挡层和所述第二金属阻挡层的沉积方法为PVD。

作为优选，所述第一焊盘金属层为Al。

作为优选，所述第二焊盘金属层为Al。

作为优选，所述第一金属阻挡层和所述第二金属阻挡层的硬度大于所述第一焊盘金属层和所述第二焊盘金属层。

作为优选，所述第一焊盘金属层和所述第二焊盘金属层的沉积方法为PVD。

本发明还提供了一种半导体器件封装结构，包括：