[发明专利]超结半导体器件

说明书

发明背景

1.技术领域

本发明涉及可应用于MOSFET（绝缘栅场效应晶体管）、IGBT（绝缘栅双极晶体管）、双极晶体管等的超结半导体器件，其具有适于树脂模密封结构的高击穿电压和大电流容量。

2.相关技术

一般而言，垂直功率半导体器件具有这样的结构：其中导通状态电流在半导体衬底的主表面之间在垂直方向上流动，且在截止时由施加至主结的反向偏压引起的耗尽层在主表面之间在垂直方向上延伸。为了在垂直功率半导体器件中获得期望的击穿电压特性，首先，有必要将漂移层设计为与期望击穿电压相称的层电阻和层厚度，从而避免达到硅半导体器件的临界电场强度，且在低于期望击穿电压的击穿电压处发生击穿。然而，击穿电压变得越高，电阻越高且漂移层所需的厚度越大，这意味着由导通态电流引起的电压降（导通电阻）也增加一般是不可避免的。即，在垂直功率半导体器件中，从元件结构设计的视角而言，击穿电压特性和电压降（导通电阻）特性通常是相互冲突的特性，且一般认为难以获得两者同时得到改进的结构。上述涉及垂直功率半导体器件的结构设计的击穿电压特性和电压降特性之间的关系类型有时被称为权衡关系。

超结半导体器件已知是通过其有可能消除此类型的权衡关系、并同时改进这两个特性的半导体器件。超结半导体器件是其中提供平行pn层的结构，其中其杂质浓度（层电阻）高于与已知设计的击穿电压相称的杂质浓度的多个n-型漂移区、并且p-型分隔区被交替地重复设置在相对于漂移层中的主表面垂直的方向中，且该结构具有相对于主表面垂直的多个p-型结（例如，参看美国专利No.5,216,275、美国专利No.5,438,215、和JP-A-9-266311）。使用该超结半导体器件，即使当漂移层杂质浓度高于为设计击穿电压而设想的杂质浓度时，当在截止时耗尽层从平行pn结构中的每一区之间的pn结扩散时，平行pn结构的每一区的宽度小到足以在低耐受电压下被完全耗尽，意味着可能同时获得低电压降（低导通电阻）和增加的击穿电压。

同时，为了使得垂直功率半导体器件成为具有高击穿电压和高可靠性的半导体元件，在元件周边部分中需要与高击穿电压相称的击穿电压结构。此类型的击穿电压结构包括设置在围绕接触元件主电流路径的元件有源部分的周边部分中的结构，其具有电场集中缓和功能和耐电荷性。电场集中缓和功能是缓和在施加截止态电压时易于出现在漂移层终端处的电场集中的功能，由此防止低的击穿电压击穿。耐电荷性是其中在施加至表面的电荷影响耗尽层在该表面之下的扩展、且击穿电压随时间流逝而减小的情况下防止击穿电压可靠性下降的功能。

包括确保此类型权衡关系消除并保证长期击穿电压可靠性的结构的半导体器件的一个示例是已知的。该半导体器件为了消除权衡关系首先包括在漂移层的元件有源部分中具有上述平行pn层的超结结构。进一步地，在元件有源部分的周边部分中，该半导体器件包括其重复节距小于元件有源部分的平行pn层的节距的具有栅格形状图案的平行pn层的元件周边部分。又进一步地，该半导体器件是具有其中均匀浓度低于平行pn层浓度的n^-区覆盖元件周边部分的栅格形状的平行pn层的表面的结构。根据该超结半导体器件，由于有可能实现具有低导通电阻和高击穿电压、并防止由表面电荷引起的耗尽层的过度扩散的元件，有可能实现耐电荷性的改进（专利文献WO2011/013379A1）。

然而，使用在专利文献WO2011/013379A1中描述的超结半导体器件，尽管击穿电压耐电荷性在施加至元件周边部分表面的表面电荷量的水平在Qss=±1.0×10⁺¹²cm^-2范围内时得以确保，在具有高于上述水平的杂质离子浓度的树脂模密封的情况下，存在击穿电压下降的危险。即，在表面电荷量水平为Qss=±1.0×10⁺¹²cm^-2的耐电荷性不足以使超结半导体器件成为树脂膜密封结构的器件。为了使得超结半导体器件成为抑制击穿电压下降且具有高可靠性的树脂模密封结构超结半导体器件，有必要进一步改进耐电荷性。

发明内容

本发明集中于这一点而设计，本发明的目的在于提供一种超结半导体器件，使用该器件击穿电压特性和电压降特性之间的权衡关系被显著改进，有可能极大地改进元件周边部分的耐电荷性，且有可能改进长期击穿电压可靠性。