[发明专利]在两总线间进行序列位址位元转换的装置

权利要求书

1.一用以对使用序列位址位元的记忆装置进行存取的装置，其特征在于包含：

一第一总线，用以传输一第一多个序列位址位元，其中所述第一多个序列位址位元是指向一第一记忆装置的第一位址范围；

一第二记忆装置；

一第三记忆装置；以及

一解码单元，用以决定所述第一多个序列位址位元是在所述第一位址范围中的一第二位址范围或在所述第一位址范围中的一第三位址范围，其中所述第二位址范围是指向对所述第二记忆装置进行存取；所述第三位址范围是指向对所述第三记忆装置进行存取，其中所述第一多个序列位址位元被转换成一第二多个序列位址位元以对所指向的记忆装置进行存取。

2.根据权利要求1所述的装置，其特征在于，所述第二记忆装置及所述第三记忆装置皆为快闪记忆装置。

3.根据权利要求1所述的装置，其特征在于，所述第二记忆装置是经由一第二总线进行存取，其中所述第二总线是用以将一第二多个序列位址位元传送至所述第二记忆装置；所述第三记忆装置是经由一第三总线进行存取，其中所述第三总线是用以将一第三多个序列位址位元传送至所述第三记忆装置。

4.根据权利要求1所述的装置，其特征在于，所述第二多个序列位址位元及所述第三多个序列位址位元是将所述第一多个序列位址位元中的一最高效位元移除同时保留剩余的位址位元。

5.根据权利要求3所述的装置，其特征在于，所述第二总线包含一第一脉冲端、一第一序列输入端、一第一序列输出端及一第一芯片选择端用以对所述第二记忆装置进行存取；以及所述第三总线以所述第一脉冲端、所述第一序列输入端、所述第一序列输出端及一第二芯片选择端对所述第三记忆装置进行存取，其中所述第二多个序列位址位元及所述第三多个序列位址位元是经由所述第一序列输出端传输；以及当所述第一多个序列位址位元的最高效位元为0时，所述第一芯片选择端被设定为动作，所述第二芯片选择端被设定为不动作；而当所述第一多个序列位址位元的最高效位元为1时，所述第一芯片选择端被设定为不动作，所述第二芯片选择端被设定为动作。

6.根据权利要求4所述的装置，其特征在于，所述第一记忆装置的容量为八百万位元组；所述第二记忆装置的容量为四百万位元组；且所述第三记忆装置的容量为四百万位元组。

7.根据权利要求1所述的装置，其特征在于，进一步包含一芯片组控制器连接至所述第一总线，其中所述第一总线包含一第一脉冲端、一第一序列输入端、一第一序列输出端用以传输一第一多个序列位址位元以及一第一芯片选择端用以对所述第一记忆装置进行存取。

8.根据权利要求7所述的装置，其特征在于，所述解码单元是在一嵌入式控制器中，其中所述嵌入式控制器是连接至所述第一总线，且经由一第二总线及一第三总线分别连接至所述第二记忆装置及所述第三记忆装置。

9.根据权利要求8所述的装置，其特征在于，所述第二总线包含一第一脉冲端、一第一序列输入端、一第一序列输出端及一第二芯片选择端用以对所述第二记忆装置进行存取；以及所述第三总线以所述第一脉冲端、所述第一序列输入端、所述第一序列输出端及一第三芯片选择端对所述第三记忆装置进行存取，其中若所述第一芯片选择端被设定为动作且指向所述第二位址范围，则所述第二芯片选择端被设定为动作；且若所述第一芯片选择端被设定为动作且指向所述第三位址范围，则所述第三芯片选择端被设定为动作。

10.根据权利要求9所述的装置，其特征在于，进一步包含第四记忆装置连接至所述芯片组控制器的所述第一脉冲端、所述第一序列输入端、所述第一序列输出端及一第四芯片选择端以对所述第四记忆装置进行存取。

11.根据权利要求10所述的装置，其特征在于，所述嵌入式控制器对所述第二、第三、第四记忆装置进行程序化动作。

12.根据权利要求10所述的装置，其特征在于，所述嵌入式控制器对所述第二、第三、第四记忆装置进行存取。

13.根据权利要求10所述的装置，其特征在于，所述芯片组控制器对所述第二、第三、第四记忆装置进行存取。