[发明专利]具有位于互连上的单元图案的半导体存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2011年10月24日向韩国专利局提交的申请号为10-2011-0108591的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思涉及一种制造半导体存储器的方法，更具体而言，涉及一种具有形成在互连上的单元图案的半导体存储器件及其制造方法。

背景技术

一般地，存储器件中的单元区、核心区以及外围区的制造工艺是分开执行的。然而，单元区、核心区以及外围区彼此相关地操作。因此，应形成图案和叠层的结构，以保证在单元区、核心区以及外围区中的相关电路之间的操作和特性的关联。

图1是说明半导体存储器件例如相变随机存取存储器（PCRAM）的结构的截面图。

在分别限定了单元区、核心区以及外围区的半导体衬底101上形成有隔离层103。在半导体衬底101的单元区和核心区上形成有被配置成选择字线的开关105。此时，还在外围区中形成电路图案，以与在单元区和核心区以及外围区之间的图案或结构的高度匹配。

在具有开关105的半导体衬底上形成有导线107。导线107可以利用诸如钨（W）的金属材料来形成，并且在单元操作中用作字线。在单元区和核心区中的导线107与形成在导线107之下的开关105电连接。在外围区中的导线107可以与下方的电路图案接触，以用作互连。

在单元区和核心区中的导线107上形成有单元图案。具体地，在PCRAM器件中，单元图案经由诸如二极管的存取元件与导线107耦接。

作为存取元件的二极管可以包括势垒金属层109和N型半导体层111；并且还包括通过将N型半导体层11的表面硅化而形成的硅化物层，以减小接触电阻。然而，二极管不限于此。另外，经由本领域技术人员熟知的一般工艺来在存取元件109和111（或113）上形成下电极115、相变材料图案117、上电极119以及位线121。

图2是图1中所示的半导体存储器件的布局。

图2示出多个单位存储器单元MC形成在单元区中，字线接触WC形成在核心区中。另外，用于外围电路与单元区之间连接的接触形成在外围区中。

存储器件的单位存储器单元应具有保证其操作特性的尺寸。然而，随着半导体器件高度地集成，字线尺寸（或宽度），即导线107的临界尺寸减小，使得导线107的串联电阻增加。导线107的增加的串联电阻引起电压下降，由此减小感测余量。

为了解决上述问题，应将字线选择开关105设计成对导线107提供充足的驱动电流。然而，需要大晶体管来提高开关105的驱动能力，这导致芯片尺寸的增加。

作为解决上述问题的另一种方法，可以考虑一种形成针对导线107的深沟槽的方法。然而，因为基于半导体存储器件的集成度的限制，所以难以应用此方法。

发明内容

根据示例性实施例的一个方面，提出了一种半导体器件。所述半导体器件可以包括：半导体衬底，在所述半导体衬底中限定有单元区、核心区以及外围区，并形成有底结构；导线，所述导线形成在半导体衬底的整个结构上；存储器单元图案，所述存储器单元图案形成在单元区中的导线上；以及虚设导电图案，所述虚设导电图案形成在核心区和外围区中的导线中的任何一个上。

根据示例性实施例的另一个方面，提出一种制造具有形成在互连上的单元图案的存储器件的方法。所述方法可以包括以下步骤：在限定有单元区、核心区以及外围区的半导体衬底的整个结构上形成导线；以及在单元区中的导线上形成单元图案，并在核心区和外围区中的导线上形成虚设导电图案。

一种半导体存储器件包括：在单元区中的字线；以及在核心区和外围区中的虚设图案，其中，所述字线和所述虚设图案具有相同的结构，且距半导体衬底水平具有相同的高度。

在以下标题为“具体实施方式”的部分描述这些和其它的特点、方面以及实施例。

附图说明

从如下结合附图的详细描述中将更加清楚地理解本发明的主题的以上和其它的方面、特征和其它优点：

图1是说明一般的半导体存储器件的结构的截面图；

图2是图1所示的半导体存储器件的布局；

图3是说明根据本发明构思的一个示例性实施例的半导体存储器件的结构的截面图；以及

图4是图3所示的半导体存储器件的布局。

具体实施方式

在下文中，将参照附图更详细地描述示例性实施例。