[发明专利]一种闪存交织校验纠错方法及闪存控制器有效

专利信息
申请号: 201210405835.6 申请日: 2012-10-23
公开(公告)号: CN102929736A 公开(公告)日: 2013-02-13
发明(设计)人: 邢冀鹏;霍文捷 申请(专利权)人: 忆正科技(武汉)有限公司
主分类号: G06F11/07 分类号: G06F11/07
代理公司: 北京市德权律师事务所 11302 代理人: 周发军
地址: 430070 湖北省武汉市关*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 闪存 交织 校验 纠错 方法 控制器
【说明书】:

技术领域

发明属于数据存储领域,具体为一种适用于闪存的交织纠错技术。该技术增加了闪存器件中数据保存的冗余度,降低了出现不可恢复错误的可能性。这种技术适合应用于固态硬盘控制器、闪存控制器等以闪存器件为存储介质的应用场合中,以延长闪存器件的使用寿命。

背景技术

闪存器件中的存储单元通过向浮栅中注入电子的方式来记录数据,同时存储单元还通过读取阀值电压来判断浮栅中保存的逻辑。当闪存器件经过多次地擦写之后,其物理特性逐渐衰退,从而导致数据错误的增加。

除了闪存器件本身的特性衰退以外,在操作的过程中伴随的各种寄生效应同样增加了数据错误。这些寄生效应有:编程扰动、读扰动、通过扰动以及浮栅耦合效应。当闪存器件进行编程操作时,闪存控制器将抬高字线(Word line)上的电压,这将导致字线上相邻的存储单元产生意外写动作,即编程扰动。而在位线(Bit line)方向上,同一位线上的存储单元需要加上较高的通过电压,使闪存存储单元导通。反复的写操作会导致位线上的单元发生意外的写动作,即通过扰动。当闪存器件进行多次读操作时,闪存阵列将会反复导通,在闪存存储单元的沟道上会累积电子。若累积的电子达到闪存存储单元的写阈值时,会使闪存的存储单元发生意外写操作。这里,扰动会影响固态硬盘保存的数据正确性,严重的扰动还会降低闪存器件的使用寿命。除此以外,浮栅耦合效应也会带来严重的错误。当闪存工艺不断进步时,器件的密度不断增加,从而导致单一存储单元的浮栅阀值电压的变化对其临近单元的电压产生影响,造成意外的电平移动,产生错误。闪存阵列中某一存储单元的浮栅电压变化会对周围存储单元的浮栅造成扰动,从而导致周围存储单元中保存的数据发生意外翻转。

闪存器件中所存在的物理衰退以及各种耦合效应严重干扰了闪存中所保存的数据,在实际使用的过程中需要纠错算法对闪存中存储的数据进行保护。然而,纠错算法仍然存在失败的可能。因而,闪存控制器还需要一种能够对纠错失败的数据进行校验的方法。

发明内容

为了能够降低闪存存储介质中无法纠正的误码率,本发明提出了闪存交织校验纠错方法及闪存控制器,来提高闪存介质中数据信息的冗余,减少由纠错失败所引起的信息丢失风险。

为解决上述技术问题,本发明首先提出了一种闪存交织校验纠错方法,所述闪存物理块包括个N逻辑页,每个逻辑页包括M扇区,N、M均为偶数,S(m,n)表示物理块中的一个存储扇区,其中,m为该扇区在逻辑页中的序号,m∈[1,M],n为该扇区所处逻辑页的序号,n∈[1,N],其特征在于,

在写数据时,S(m,N)扇区不作为数据存储区,而是作为冗余校验区,且命名为校验扇区E(i,N),i∈[1,M];校验扇区E(i,N)根据下列公式的生成:

当i=1,N时:

E(i,N)=S(i+1,1)S(i,2)S(i+1,3)···S(i,N-2)S(i+1,N-1)]]>

当1<i<N时:

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于忆正科技(武汉)有限公司,未经忆正科技(武汉)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210405835.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top