[发明专利]堆叠封装结构

说明书

技术领域

本发明是有关于半导体封装技术，特别是有关于一种三维(3D)堆叠封装(package on package，PoP)结构。

背景技术

随着电子产业(例如，3C(电脑、通信及消费性电子)相关产业)的发展，已快速增加对于多功能、更具便利性及更小尺寸的装置的需求。上述需求进一步迫使增加集成电路(IC)密度。而增加集成电路密度造就了多重芯片封装的发展，诸如封装内封装(package in package，PiP)及堆叠封装(package on package，PoP)。在高效能及高集成度(integration)的需求下，将上封装体堆叠于下封装体上的三维堆叠封装(3D PoP)已成为一种可接受的选择。

PoP为一种封装技术，可容许整合具有不同功能的芯片(例如，微处理器、存储器、逻辑或光学集成电路等)。然而，PoP相较于个别的单一芯片(chip/die)封装来说需要更高的电源密度。因此，当电源密度增加且芯片内的半导体装置尺寸缩小(即，IC密度增加)时，热管理变得越来越重要。电源密度及IC密度的增加使得PoP结构中芯片所产生的热总量增加，而过量的热通常会降低装置效能，且装置可能发生损害。

解决上述热问题的方法之一包括提供散热片(heat spreader)，该散热片与芯片进行热接触。然而，在PoP结构中，由于上封装体的存在，妨碍了在上下封装体之间放置散热片，因此难以通过使用散热片的方式消散下封装体所产生的热。

因此，有必要寻求一种新的PoP结构，能够减轻或排除上述的问题。

发明内容

有鉴于此，本发明提出一种改良式的堆叠封装结构。

依据本发明一实施方式，提供一种堆叠封装结构，包括：上封装体，包括第一基底及安装在第一基底上的第一芯片，其中第一基底的热导率大于70W/(m×K)；以及下封装体，位于上封装体下方，包括第二基底及安装在第二基底上的第二芯片，其中第二芯片的上表面与第一基底的下表面热接触。

依据本发明另一实施方式，提供一种堆叠封装结构，包括：上封装体，包括第一基底及安装在第一基底上的第一芯片，其中至少一个电浮置接合垫位于第一基底的下表面；以及下封装体，位于上封装体下方，包括第二基底及安装在第二基底上的第二芯片，其中第二芯片的上表面与电浮置接合垫热接触。

本发明所提供的堆叠封装结构，能够达到减轻或排除堆叠封装结构散热的效果。

附图说明

图1～图9为根据本发明实施方式的堆叠封装结构剖面示意图。

具体实施方式

以下说明包含了本发明实施方式的制作过程与目的。然而，应当明白这些说明是为了阐明本发明实施方式的制作与使用，并非用于限定本发明的保护范围。在说明书及说明书附图中，相同或相似的部件使用相同或相似的标号。此外，为了说明书附图的简化与便利性，放大了说明书附图中部件的外形及厚度。另外，未在说明书及说明书附图中描述或揭露的部件为本技术领域中惯用的部件。

请参照图1，图1为根据本发明实施方式的堆叠封装(PoP)结构剖面示意图。在本实施方式中，PoP结构包括上封装体150及位于上封装体150下方的下封装体250。上封装体150包括第一基底100及安装在第一基底100上的第一芯片(die)102。第一基底100作为封装基底。特别的是，第一基底100也作为下封装体250的散热板(heat dissipation plate)。在本实施方式中，第一基底100的热导率大于70W/(m×K)，且可为硅基底。多个接触/接合垫100a及100b分别形成于第一基底100的上表面及下表面。上述接触/接合垫100a及100b用于第一芯片102与下封装体250之间的电连接。第一芯片102，例如存储器芯片，可以包括形成于其下表面的多个接触/接合垫102a。第一芯片102可通过公知的覆晶(flip chip)方式安装在第一基底100上。举例来说，第一芯片102通过位于接触/接合垫100a与接触/接合垫102a之间的多个凸块106电连接至第一基底100。底胶材料104，例如环氧树脂，填入于第一基底100与第一芯片102之间的空间，以保护上述凸块106。