[发明专利]占空比调整电路及其方法

权利要求书

1.一种占空比调整电路，包括：

多个内插电路，每一该内插电路接收多个相位时脉，并以该多个相位时脉中的二个相位时脉内插出一内插时脉，该多个相位时脉具有相同频率但不同相位；

一边缘检测电路，根据该多个内插时脉的边缘产生一输出时脉；以及

一延迟链，电性连接该边缘检测电路。

2.如权利要求1所述的占空比调整电路，其中各该内插电路包括：

一选择单元，依据一控制信号从该多个相位时脉中选择二该相位时脉；以及

一相位内插器，利用受选的二该相位时脉内插出该内插时脉。

3.如权利要求2所述的占空比调整电路，其中受选的二该相位时脉的相位相邻。

4.如权利要求1所述的占空比调整电路，其中该边缘检测电路包括：

多个逻辑电路，分别对应该多个内插电路，分别用以检测对应的该内插时脉的上升缘和下降缘中之一；以及

一闩锁器，用以基于该多个逻辑电路的输出产生该输出时脉。

5.如权利要求4所述的占空比调整电路，其中该延迟链电性连接在该闩锁器的输出端，以延迟该输出时脉。

6.如权利要求4所述的占空比调整电路，其中该多个逻辑电路包括：

一第一逻辑电路，电性连接在对应的该内插电路与该闩锁器之间，以检测对应的该内插时脉的上升缘；以及

一第二逻辑电路，电性连接在对应的该内插电路与该闩锁器之间，以检测对应的该内插时脉的下升缘。

7.如权利要求1所述的占空比调整电路，其中该延迟链电性连接在该多个内插电路中之一者和该边缘检测电路之间，以延迟对应的该内插时脉。

8.如权利要求7所述的占空比调整电路，其中该边缘检测电路包括：

一第一逻辑电路，电性连接至该多个内插电路中的另一者，以检测对应的该内插时脉的上升缘；

一第二逻辑电路，电性连接至该延迟链，用以检测延迟后的该内插时脉的下降缘；以及

一闩锁器，用以基于该第一逻辑电路和该第二逻辑电路的输出产生该输出时脉。

9.如权利要求7所述的占空比调整电路，其中该边缘检测电路包括：

一第一逻辑电路，电性连接至该延迟链，用以检测延迟后的该内插时脉的上升缘；

一第二逻辑电路，电性连接至该些内插电路中的另一者，以检测对应的该内插时脉的下降缘；以及

一闩锁器，用以基于该第一逻辑电路和该第二逻辑电路的输出产生该输出时脉。

10.如权利要求1所述的占空比调整电路，其中该延迟链包括：串接的至少一延迟单元。

11.如权利要求1所述的占空比调整电路，其中该延迟链包括：多个晶体管，用以根据一第一信号以及一第二信号延迟该输出时脉以输出延迟后的该输出时脉。

12.一种占空比调整方法，包括：

利用相位内插法基于多相位的时脉信号提供二内插时脉；

以该二内插时脉分别控制一输出时脉的上升缘及下降缘；以及

输出控制后的该输出时脉。

13.如权利要求12所述的占空比调整方法，其中该控制步骤包括：

分别检测该二内插时脉的上缘触发及下缘触发来产生该输出时脉。

14.如权利要求12所述的占空比调整方法，其中该检测步骤包括：

逻辑检测该二内插时脉中之一者的上升缘以产生一第一逻辑信号；

逻辑检测该二内插时脉中的另一者的下降缘以产生一第二逻辑信号；以及

利用一闩锁器响应该第一逻辑信号和该第二逻辑信号而产生该输出时脉。

15.如权利要求12所述的占空比调整方法，其中该输出步骤包括：

利用一延迟链延迟控制后的该输出时脉；以及

输出延迟后的该输出时脉。

16.如权利要求12所述的占空比调整方法，其中各该内插时脉的提供步骤包括：

接收多个相位时脉，其中该多个相位时脉具有相同频率但不同相位；

选择该多个相位时脉中的二个；以及

内插处理受选的二该相位时脉以产生该内插时脉。