[发明专利]一种圆片级穿硅通孔TSV的制作方法

说明书

技术领域

本发明涉及一种采用湿法腐蚀工艺制作TSV的圆片级制造工艺，属于高密度的三维电子封装领域。

背景技术

为了满足超大规模集成电路(VLSI)发展的需要，新颖的3D堆叠式封装技术应运而生。它用最小的尺寸和最轻的重量，将不同性能的芯片和多种技术集成到单个封装体中，是一种通过在芯片和芯片之间、晶圆和晶圆之间制造垂直电学导通，实现芯片之间互连的最新的封装互连技术，与以往的IC封装键合和使用凸点的叠加技术不同，所述的封装互连技术是采用TSV（穿硅通孔）代替了2D-Cu互连，能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，日月光公司集团研发中心总经理唐和明博士在Chartered 2007技术研讨会上将TSV称为继线键合（Wire Bonding）、载带自动焊(TAB)和倒装芯片(FC)之后的第四代封装技术。

3D封装中的关键技术就是TSV，它具体是用来连通硅晶圆上下两边的通孔，并在通孔中填充导体形成互连线。在制作TSV的过程中，深孔侧壁呈垂直形貌的TSV是目前研究的重点，因为垂直形貌的TSV由于其尺寸可以控制极小，因此可以实现fine pitch的3D高集成度互连，但是由于垂直形貌的TSV制作过程极为复杂，特别是干法刻蚀形成垂直深孔、PVD实现对深孔侧壁和底部种子层的连续均匀覆盖、快速电镀实现对深孔的无缺陷填充，以及后续的TSV晶圆平坦化工艺等，都是传统微电子工艺难以成功实现的，并且可靠性差、成本高昂，这也是目前TSV技术仍然没有实现应用的关键所在。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种圆片级穿硅通孔TSV的制作方法，用于解决现有技术中采用干法刻蚀技术成本昂贵、制造难度极高的问题。

为实现上述目的及其他相关目的，本发明采用如下技术方案：一种圆片级穿硅通孔TSV的制作方法，该方法包括以下步骤：

1）提供一硅片；

2）在该硅片正反两面淀积第一氧化硅绝缘层；

3）在步骤2）形成的结构正反两面形成TSV图形，该TSV图形相互对应；

4）以光刻胶作为掩膜，湿法腐蚀部分第一氧化硅绝缘层以露出硅片；

5）将去除光刻胶后的硅片浸入腐蚀溶液中，通过对该硅片正反两面同时进行湿法腐蚀直至形成穿硅通孔TSV；

6）湿法腐蚀掉所述硅片正反两面的第一氧化硅绝缘层；

7）在硅片正反两面以及穿硅通孔TSV的侧壁淀积第二氧化硅绝缘层；

8）然后在淀积第二氧化硅绝缘层的硅片正反两面以及穿硅通孔TSV的侧壁沉积粘附/种子层；使得两个粘附/种子层接触实现穿硅通孔TSV导通；

9）对硅片的正反两面刻蚀部分粘附/种子层，露出所述第二氧化硅绝缘层；

10）分别在步骤9）后露出的第二氧化硅绝缘层上安装芯片，通过打线键合或倒装焊工艺双面互连。

优选地，所述步骤2）中的第一氧化硅绝缘层的厚度为1～2um。

优选地，所述步骤4）中的光刻胶厚度为1.2-1.7um。

优选地，所述步骤5）中的腐蚀溶液为KOH溶液，其温度为50^oC，KOH浓度为40wt%。

优选地，所述步骤5）中形成的穿硅通孔TSV为上下两个方向相对称的倒梯形。

优选地，所述步骤7）中的第二氧化硅绝缘层的厚度为1～2um。

优选地，所述步骤8）中的粘附/种子层为TiW/Au，其中粘附层TiW厚度为100nm～200nm；种子层Au的厚度为200nm～300nm。

本发明制造工艺可以实现高集成度的封装互连，与干法刻蚀的垂直侧壁形貌的TSV互连技术相比，该技术具有可靠性高，良品率高的等关键优势，并且由于湿法腐蚀出的TSV侧壁形貌呈斜坡状，非常有利于后续的薄膜沉积和电镀沉积，因此工艺操作极为简单，成本低，适合于工业化生产。

附图说明

图1 显示为本发明中SiO₂做绝缘层、光刻胶做掩膜的硅片截面构造图。

图2显示为本发明中进行完BOE后的硅片截面构造图。

图3显示为本发明中进行完KOH湿法腐蚀获得TSV的硅片截面构造图。

图4显示为本发明中进行完热氧化和金属沉积后的硅片截面构造图。

图5显示为本发明中进行完电镀后的硅片截面构造图。

图6显示为本发明中进行后Ion-beam刻蚀后，在基板双面互连芯片后的硅基板截面构造图。

元件标号说明