[发明专利]电子部件与电子装置

说明书

技术领域

本文讨论的实施方案涉及电子部件和电子装置。

背景技术

近年来，随着半导体器件(LSI：大规模集成电路)性能和集成度的改进，这种半导体器件中连接端子的数目倾向于增加，并且越来越要求进一步减小连接端子的尺寸。

倒装芯片安装中，半导体器件的连接端子和配线板的连接端子通过使用焊料凸点连接到彼此。这样的焊料凸点是由合金(焊料)制成的，如Sn-3.5wt％Ag、Sn-0.7wt％Cu或Sn-3wt％Ag-0.5wt％Cu。同时，半导体器件和配线板的连接端子通常由Cu(铜)制成。为了防腐蚀，或为了改善焊料在端子表面上的浸润性，连接端子的表面有时镀有Ni(镍)或Au(金)。

[专利文件1]日本特许公开公报10-41621

发明内容

实施方案的一个目标是提供电子部件和电子装置，这样的电子部件和电子装置即使在具有高电流密度的电流流动通过连接端子与焊料之间的接合点时，也不太可能造成电迁移。

根据所披露技术的第一方面，电子部件包含要被焊接到不同电子部件的连接端子，其中所述连接端子的表面覆盖有由AgSn合金制成的保护层。

根据所披露技术的第二方面，电子装置包含电子部件；电路板，所述电子部件安装在所述电路板上；以及将所述电子部件的连接端子接合到所述电路板的连接端子的焊料，其中所述电子部件的所述连接端子与所述电路板的所述连接端子中的至少一个的表面覆盖有由AgSn合金制成的保护层。

附图说明

图1A和1B为描绘在150℃的温度环境下，在由Cu制成的连接端子之间施加电流密度为6×10^-3A/cm²的电流时，考查随时间变化的Cu分布的结果的图；

图2A和2B为描绘在与图1A和1B中所用类似的条件下，在连接端子的表面镀有Ni的情况下，考查随时间变化的Ni分布的结果的图；

图3A为描绘根据一实施方案的电子部件的实施例的图，而图3B为描绘电子部件的连接端子的一部分的放大图；

图4为描绘电子部件的连接端子与电路板的连接端子之间的接合点的图；

图5A至5C为示意性描绘实施例及对比实施例1和2的样品的图；

图6为描述实施例及对比实施例1和2的样品中造成配线断开的时间的考查结果的图；以及

图7为描述的AgSn合金中Ag含量与造成配线断开的时间之间的关系的考查结果的图。

具体实施方式

为了便于理解实施方案，在描述实施方案之前，下文将给出前序性说明。

如前文所述，近年来，电子部件(如半导体器件)的连接端子倾向于尺寸减小，以及因此流动通过连接端子的电流的密度(电流密度)倾向于增加。然而，当流动通过连接端子的电流的密度变得大于等于约10⁴A/cm²时，连接端子与焊料之间的接合点会发生电迁移，由此增加连接端子之间的电阻值。极端的情况中，这种电迁移会导致配线断开。

图1A和1B为描绘在通过使用焊料凸起将由Cu制成的连接端子接合到彼此，并在150℃的温度环境下在连接端子之间施加电流密度为6×10^-3A/cm²的电流时，考查Cu随时间分布的结果的图。这里直流电从上方连接端子流动到下方连接端子。注意，使用电子探针微量分析仪(EPMA)获取Cu分布。

如从图1A和1B明显可见，连接端子中含有的Cu原子随时间从下面(低电势侧)迁移到上面(高电势侧)。Cu原子迁移之后的位点构成原子空位。当大量这样的原子空位生成时，这样的空位可被集体称为电迁移。

图2A和2B为描绘在与图1A和1B中所用类似的条件下，在连接端子的表面镀有Ni的情况下，考查随时间变化的Ni分布的结果的图。如从图2A和2B明显可见，Ni原子随时间从下面迁移到上面。因此，Ni镀覆不能防止电迁移。

抑制这种电迁移能想到的选择是增加连接端子的数目，并因此减小每个连接端子中的电流密度。然而，这导致用于连接端子的布线空间的增加，其结果是半导体装置尺寸的增加。

鉴于以上，实施方案的目标是提供电子部件和电子装置，这样的电子部件和电子装置即使在具有高电流密度的电流流动通过连接端子与焊料之间的接合点时，也不太可能造成电迁移。

(实施方案)