[发明专利]非挥发性内存单元及非挥发性内存矩阵

说明书

技术领域

本发明关于一种集成电路组件的结构及其制造方法，特别是关于一种非挥发性内存单元的结构及其制造方法。

背景技术

非挥发性内存（non-volatile memory）具有体积小、重量轻、省电、且数据不随供应电源断电而消失的优点，因此非常适合手持式电子装置的应用。目前随着手持式电子装置的普及，非挥发性内存确已被大量地采用，举凡作为多媒体的储存媒介，或是维持电子系统的正常操作皆有其应用。非挥发性内存目前正处于一个需求量逐年增大，成本与售价却逐年降低的正循环，已为半导体产业中相当重要的产品之一。

请参考美国专利号US4,698,787，其揭露的非挥发性内存单元为一传统的堆栈闸式（stack-gate）非挥发性内存结构，具有一悬浮闸极区（floating gate）。在所述内存进行写入“1”的操作时，是利用热电子注入（hot-electron injection）的机制，将足够数量的电子陷捕于所述悬浮闸极区内，而使所述内存单位的状态为“1”；而在所述内存进行写入“0”或是抹除的操作时，利用福勒-诺德汉穿隧（Fowler-Nordheim tunneling）的机制，将电子排出所述悬浮闸极区之外，而使所述内存单位的状态为“0”。由于所述内存单元的状态，决定于是否有足够多的电子陷捕于所述悬浮闸极区内，因此即使移除供应电源，所述内存单元的状态仍得以维持，故称为非挥发性内存。然而此一堆栈闸式的非挥发性内存单元有以下缺点：第一、有过度抺除效应。当内存单元进行抺除的操作时，可能导致过多的电子排出悬浮闸极区之外，而造成所述内存单元的等效晶体管组件，其临界电压为负电压，亦即使得所述内存单元常态为导通的状态而造成不必要的漏电流。第二、进行抺除的操作时，需要较大的操作电流；在内存进行抺除操作时，源极电压远高于悬浮闸极区的电压，因此会造成闸极引发漏极漏电流（gate-induced drain leakage, GIDL）效应，而产生从源极到基板的漏电流，因此操作上需要一个供电流能力较强的外接供应电源，而使得整体电路的集成化不容易；另外，为了减轻所述漏电流的程度，所述源极乃以浓淡渐次掺杂（lightly-doped drain）的结构实现；然而当制程能力愈先进，而几何尺寸愈小时，浓淡渐次掺杂的结构却也容易造成信道的碰穿效应（punch-through effect）。因此在小于0.2微米的制程下制造堆栈闸式非挥发性内存时，便舍弃浓淡渐次掺杂的结构，而以深N型槽（deep N-well）的方式来隔离所述源极以及基板而避免漏电流。然而为了节省面积，在一个由堆栈闸式非挥发性内存所形成的内存矩阵中，会有多个内存单元共享深N型槽；而所述共享深N型槽的多个内存单元便由于结构的限制，而必须同时进行抹除的操作，因而牺牲了电路操作上的弹性。最后，在进行写入“1”的操作时，由于通道的电场强度较大，因此电子发生穿隧的机率较低，因而在操作上需要一较大的电流以增加操作速度。

请参考美国专利号US5,338,952，此现有技术为一分离闸式（split-gate）非挥发性内存的结构。与前述的现有技术相比，其具有额外的一选择闸极区。由于所述非挥发性内存单元的等效晶体管组件，其信道区的导通需要悬浮闸极区以及选择闸极区同时存在大于临界电压（threshold）的正电压，因此可藉由对选择闸极区电压的控制，而避免常态漏电流的缺陷。但由于悬浮闸极区以及选择闸极区并未重迭，因此代价是具有较大的芯片面积。除此的外，其写入与抺除操作的原理与堆栈闸式非挥发性内存一致。

请参考美国专利号US7,407,857，此现有技术亦为一分离闸式非挥发性内存的结构，其中悬浮闸极区的底部存在一阶梯状结构。所述发明与前述的现有技术相比有两个优点：第一、与前述的分离闸式非挥发性内存的现有技术相比，此阶梯状结构可降低悬浮闸极区与源极区之间的电容耦合程度，因此控制闸极区上所施加的电压可以有较高比例耦合至悬浮闸极区，而使得内存单元在进行写入或抺除操作时，能以较低的供应电压为的；第二、与前二个现有技术相比较，此改良的分离闸式非挥发性内存结构虽然不能完全避免在进行抺除操作时，所造成的闸极引发漏极漏电流效应，但其阶梯状结构能降低源极与悬浮闸极区之间的电场强度，从而减轻所述源极到基板漏电流的程度，因此可避免使用浓淡渐次掺杂或是以深N型槽的制程，而使面积能进一步缩小，降低成本。然而此非挥发性内存单元的等效晶体管组件，其导通时导通电流大小将决定于所述阶梯状结构所形成的较厚的闸极介电层，造成所述导通电流大小的变异较大，进而影响内存的良率。且所述阶梯状结构浮动闸极较厚的穿隧介电层, 易导致漏极与源极间的短通路现象, 进而大幅限制所述结构的进一步微缩的可能。