[发明专利]双栅极捆扎的VDMOS器件

权利要求书

1.一种半导体器件，包括：

具有第一表面和第二表面的衬底；

贴近所述第一表面形成在所述衬底中的第一导电类型的第一源极区域和第二导电类型的第一体区域，所述第一源极区域形成在所述第一体区域中；

贴近所述第一表面形成在所述衬底中的所述第一导电类型的第二源极区域和第二导电类型的第二体区域，所述第二源极区域形成在所述第二体区域中；

贴近所述第二表面形成在所述衬底中的第一导电类型的漏极区域；

形成在所述衬底中的第一导电类型的外延区域，其被配置为用作所述漏极区域与所述第一源极区域和所述第二源极区域之间的漂移区域；

形成在所述第一表面上方的双栅极，所述双栅极包括贴近所述第一体区域的第一栅极区域和贴近所述第二体区域的第二栅极区域，所述第一栅极区域和所述第二栅极区域在所述第一栅极区域与所述第二栅极区域之间限定了间隙；以及

形成在所述第一栅极区域和所述第二栅极区域上方的导电层，所述导电层被配置为降低所述双栅极的有效电阻。

2.如权利要求1所述的半导体器件，进一步包括设置在所述外延区域中的第一导电类型的结型场效应晶体管(JFET)扩散区域，所述JFET扩散区域从所述第一表面延伸到所述第一体区域或所述第二体区域下方。

3.如权利要求2所述的半导体器件，其中所述外延区域包括第一掺杂浓度，以及所述JFET扩散区域包括第二掺杂浓度，其中所述第一掺杂浓度高于所述第二掺杂浓度。

4.如权利要求1所述的半导体器件，其中所述导电层的厚度为大约0.1微米至大约0.5微米。

5.如权利要求4所述的半导体器件，其中所述导电层包括铝。

6.如权利要求1所述的半导体器件，进一步包括形成在所述第一源极区域下面的所述第二导电类型的第一下源极区域和形成在所述第二源极区域下面的所述第二导电类型的第二下源极区域。

7.如权利要求6所述的半导体器件，其中所述第一下源极区域和所述第二下源极区域包括所述第二导电类型的掺杂材料。

8.一种半导体器件，包括：

具有第一表面和第二表面的衬底；

贴近所述第一表面形成在所述衬底中的第一导电类型的第一源极区域和第二导电类型的第一体区域，所述第一源极区域形成在所述第一体区域中；

贴近所述第一表面形成在所述衬底中的所述第一导电类型的第二源极区域和第二导电类型的第二体区域，所述第二源极区域形成在所述第二体区域中；

贴近所述第二表面形成在所述衬底中的第一导电类型的漏极区域；

形成在所述衬底中的第一导电类型的外延区域，其被配置为用作所述漏极区域与所述第一源极区域和所述第二源极区域之间的漂移区域，所述外延区域具有大约1×10¹⁴/cm³至大约1×10¹⁷/cm³的掺杂浓度；

形成在所述第一表面上方的双栅极，所述双栅极包括贴近所述第一体区域的第一栅极区域和贴近所述第二体区域的第二栅极区域，所述第一栅极区域和所述第二栅极区域在所述第一栅极区域与所述第二栅极区域之间限定了间隙；以及

形成在所述第一栅极区域和所述第二栅极区域上方的导电层，所述导电层被配置为降低所述双栅极的有效电阻。

9.如权利要求8所述的半导体器件，进一步包括设置在所述外延区域中的第一导电类型的结型场效应晶体管(JFET)扩散区域，所述JFET扩散区域从所述第一表面延伸到所述第一体区域或所述第二体区域下方。

10.如权利要求9所述的半导体器件，其中所述外延区域包括第一掺杂浓度，以及所述JFET扩散区域包括第二掺杂浓度，其中所述第一掺杂浓度高于所述第二掺杂浓度。

11.如权利要求8所述的半导体器件，其中所述导电层的厚度为大约0.1微米至大约0.5微米。

12.如权利要求11所述的半导体器件，其中所述导电层包括铝。

13.如权利要求8所述的半导体器件，进一步包括形成在所述第一源极区域下面的所述第二导电类型的第一下源极区域和形成在所述第二源极区域下面的所述第二导电类型的第二下源极区域。