[发明专利]驱动器及低抖动串行信号的输出方法

权利要求书

1.一种驱动器，所述驱动器集成在一个系统电路中，其特征在于，所述驱动器包括数据时序调整模块，预驱动器和输出驱动器，其中：

所述数据时序调整模块，用于接收系统电路产生的时钟信号ckp、ckn和偶数位数据de和奇数位数据do，并进行逻辑门运算处理输出数据de_smp和do_smp；

所述预驱动器，用于接收所述数据时序调整模块输出的数据de_smp和do_smp及系统电路产生的时钟信号ckp、ckn，并进行逻辑门运算处理输出数据dep，数据dop，数据den，数据don；

所述输出驱动器，用于接收所述预驱动器输出的数据dep，数据dop，数据den，数据don，并进行处理逻辑门运算，输出低抖动量的串行信号dos。

2.根据权利要求1所述的驱动器，其特征在于，所述数据时序调整模块包括第一支路和第二支路；所述第一支路包括第一边沿D触发器，所述第二支路包括第二边沿D触发器和第三边沿D触发器，其中：

在第一支路中：

所述第一边沿D触发器的第一输入端连接至系统电路并接收系统电路发送的偶数位数据de，第二输入端连接至系统电路并接收系统电路产生的时钟信号ckp，并使用时钟信号ckp对偶数位数据de执行采样操作，将采样结果de_smp数据输出，所述第一边沿触发器输出端连接至预驱动器；

在第二支路中：所述第二边沿D触发器和所述第三边沿D触发器依次串联；

所述第二边沿D触发器，第一输入端连接至系统电路并接收系统电路输出的奇数位数据do，第二输入端连接至系统电路并接收系统电路产生的时钟信号ckp，并使用时钟信号ckp对奇数位数据do执行采样操作，将采样操作结果输出，所述第二边沿D触发器输出端连接至第三边沿D触发器的第一输入端；

所述第三边沿D触发器的第一输入端连接至所述第二边沿D触发器的输出端，所述第三边沿D触发器的第二输入端连接至系统电路并接收系统电路产生的时钟信号ckn，并使用时钟信号ckn对第二边沿D触发器的输出信号执行采样操作，将采样操作结果do_smp数据输出，所述第三边沿D触发器输出端连接至预驱动器。

3.根据权利要求2所述的驱动器，其特征在于，所述预驱动器包括第三支路、第四支路、第五支路和第六支路，其中：

所述第三支路包括第一与非门，所述第一与非门的第一输入端连接至系统电路并接收系统电路产生的时钟信号ckn，第二输入端连接至所述数据时序调整模块的所述第一边沿D触发器的输出端，并对两个输入端接收的信号执行与非运算操作，将操作结果dep信号输出，所述第一与非门的输出端连接至输出驱动器；

所述第四支路包括第二与非门，所述第二与非门的第一输入端连接至系统电路并接收系统电路产生的时钟信号ckp，第二输入端连接至所述数据时序调整模块的所述第三边沿D触发器的输出端，并对两个输入端接收的信号执行与非运算操作，将操作结果dop信号输出，所述第二与非门的输出端连接至输出驱动器；

所述第五支路包括第一或非门，所述第一或非门的第一输入端连接至系统电路并接收系统电路产生的时钟信号ckp，第二输入端连接至所述数据时序调整模块的所述第一边沿D触发器的输出端，并对两个输入端接收的信号执行或非运算操作，将操作结果den信号输出，所述第一或非门的输出端连接至输出驱动器；

所述第六支路包括第二或非门，所述第二或非门的第一输入端连接至系统电路并接收系统电路产生的时钟信号ckn，第二输入端连接至所述数据时序调整模块的所述第三边沿D触发器的输出端，并对两个输入端接收的信号执行或非运算操作，将操作结果don信号输出，所述第二或非门的输出端连接至输出驱动器。

4.根据权利要求3所述的驱动器，其特征在于，所述输出驱动器包括PMOSe晶体管、PMOSo晶体管、NMOSe晶体管和NMOSo晶体管以及一个电阻R0，其中：

所述PMOSe晶体管的源极连接电源VTT，栅极连接至所述预驱动器的所述第一与非门的输出端，漏极连接至电阻R0的输入端；

所述PMOSo晶体管的源极连接电源VTT，栅极连接至所述预驱动器的所述第二与非门的输出端，漏极连接至电阻R0的输入端；

所述NMOSe晶体管的源极接地，栅极连接至所述预驱动器的所述第一或非门的输出端，漏极连接至电阻R0的输入端；

所述NMOSo晶体管的源极接地，栅极连接至所述预驱动器的所述第二或非门的输出端，漏极连接至电阻R0的输入端；

所述电阻R0的输出端输出串行信号dos。