[发明专利]驱动器及低抖动串行信号的输出方法

说明书

技术领域

本发明涉及通信技术领域，特别是涉及一种驱动器及低抖动串行信号的输出方法。

背景技术

伴随着电子信息产业的迅猛发展，尤其是便携式电子设备的发展，数据处理和传输的速度与日俱增。高速串行接口类型层出不穷，串行信号的传输速度已达到数Gbps甚至数十Gbps，随着通信系统中数据传输速率的不断提高，高速串行系统中的抖动问题日趋严重，抖动对系统造成的影响随数据传输速率的提高而成倍增长。当数据传输速率达到Gbps以上时,抖动成为决定系统性能的关键因素。抖动比较大时可能出现将会引起并行总线的建立保持时间余量不够、时钟稳定度差、串行信号接收端误码率高等现象。

可靠的数据传输要求我们必须把抖动控制在一定范围内，因此，低功耗、低抖动的串行信号输出成为高速串行接口电路设计的头等目标。

由于电流模逻辑的电流消耗恒定，而电压模逻辑仅在信号电平发生变化时有电流消耗，所以一般来说在同样的数据传输速度条件下电压模逻辑的功耗小于电流模逻辑。

如何设计能够使用电压模逻辑的驱动器并获得低抖动的信号输出就成为高速串行接口电路设计的一个重要挑战。

驱动器一般由输出驱动器和预驱动器两部分组成，如图1所示，一种使用电压模逻辑的常见驱动器,图1中串行数据系统10的输出驱动器30和预驱动器20由电压模逻辑电路构成。由于高速数据传输对信号的完整性要求很高，驱动器的输出阻抗应当等于或者接近传输线的特征阻抗（一般传输线的特征阻抗大约为50欧姆），这样驱动器内部电阻R与PMOS晶体管或者NMOS晶体管导通电阻串联后的阻值应当等于50欧姆。由于MOS晶体管在开关过程中导通电阻具有一定的非线性，所以其导通电阻在驱动器输出电阻中所占比例应当较小，这样会要求MOS晶体管的尺寸较大，进而导致预驱动器的电容性负载很大。为了保证发送串行数据的速度，预驱动器的电容性负载越大，要求预驱动器的驱动能力越大，驱动能力越强，必然会造成预驱动器串联的级数增多。串行信号到输出信号之间的预驱动器级数越多，输出信号的抖动越大。

因此对于现有技术，如何设计一种能够使用电压模逻辑的驱动器并获得低抖动的串行信号输出的方法是个亟待解决的问题。

发明内容

基于上述问题，本发明提供了驱动器及低抖动串行信号的输出方法，克服了现有技术中串行数据经现有的驱动器输出串行信号的抖动量较大的技术缺陷。

本发明提供了一种驱动器，所述驱动器集成在一个系统电路中，所述驱动器包括数据时序调整模块，预驱动器和输出驱动器，其中：

所述数据时序调整模块，用于接收系统电路产生的时钟信号ckp、ckn和偶数位数据de和奇数位数据do，并进行逻辑门运算处理输出数据de_smp和do_smp；

所述预驱动器，用于接收所述数据时序调整模块输出的数据de_smp和do_smp及系统电路产生的时钟信号ckp、ckn，并进行逻辑门运算处理输出数据dep，数据dop，数据den，数据don；

所述输出驱动器，用于接收所述预驱动器输出的数据dep，数据dop，数据den，数据don，并进行逻辑门运算处理，输出低抖动量的串行信号dos。

较佳地，作为一种可实施方式。所述数据时序调整模块包括第一支路和第二支路；所述第一支路包括第一边沿D触发器，所述第二支路包括第二边沿D触发器和第三边沿D触发器，其中：

在第一支路中：

所述第一边沿D触发器的第一输入端连接至系统电路并接收系统电路发送的偶数位数据de，第二输入端连接至系统电路并接收系统电路产生的时钟信号ckp，并使用时钟信号ckp对偶数位数据de执行采样操作，将采样结果de_smp数据输出，所述第一边沿触发器输出端连接至预驱动器；

在第二支路中：所述第二边沿D触发器和所述第三边沿D触发器依次串联；

所述第二边沿D触发器，第一输入端连接至系统电路并接收系统电路输出的奇数位数据do，第二输入端连接至系统电路并接收系统电路产生的时钟信号ckp，并使用时钟信号ckp对奇数位数据do执行采样操作，将采样操作结果输出，所述第二边沿D触发器输出端连接至第三边沿D触发器的第一输入端；

所述第三边沿D触发器的第一输入端连接至所述第二边沿D触发器的输出端，所述第三边沿D触发器的第二输入端连接至系统电路并接收系统电路产生的时钟信号ckn，并使用时钟信号ckn对第二边沿D触发器的输出信号执行采样操作，将采样操作结果do_smp数据输出，所述第三边沿D触发器输出端连接至预驱动器。