[发明专利]一种结型场效应晶体管及其制备方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种结型场效应晶体管及其制备方法。

背景技术

随着半导体科技的快速发展，使得例如电脑以及周边数字产品日益的更新。在电脑及周边数字产品的应用集成电路（IC）中，由于半导体工艺的快速变化，造成集成电路电源的更多样化需求，以致应用如升压器（Boostconverter）、降压器（Buck converter）等各种不同组合的电压调节器，来实现各种集成电路的不同电源需求，也成为能否提供各种多样化数字产品的重要因素之一。

在各种电压调节电路中，结型场效应晶体管（Junction Field EffectTransistor，JFET）由于具有极为方便的电压调节性能，成为前级电压调节器的优良选择。与金属-氧化物-半导体场效应管相比结型场效应管的栅电流比较大，但是比双极性晶体管小。结型场效应管的跨导比金属-氧化物-半导体场效应管高，因此被用在一些低噪声、高输入阻抗的运算放大器中。结型场效应晶体管（Junction Field Effect Transistor，JFET）由于其良好的性能被广泛应用于各种器件中。

目前所述结型场效应晶体管（Junction Field Effect Transistor，JFET）结构如图1所示，主要包括p-n结栅极(G1)与源极(S)和漏极(D)，形成具有放大功能的三端有源器件，其工作原理就是通过电压改变沟道的导电性来实现对输出电流的控制。目前器件中所述栅极包括相互隔离的顶栅（Top gate）G1和底栅（Bottom gate）G2，其中所述顶栅（Top gate）和底栅（Bottom gate）均通过离子注入的方法形成的，因此在制备过程中需要非常精确的控制离子注入以及扩散问题，特别是在形成底栅（Bottom gate）的过程中更加复杂、难以控制。

因此，虽然结型场效应晶体管（Junction Field Effect Transistor，JFET）由于其优良的性能得到广泛应用，但是由于在形成底栅（Bottom gate）的过程中，离子注入以及扩散很难控制，导致器件性能和良率降低，因此需要对目前结型场效应晶体管及其制备方法进行改进，以消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种结型场效应晶体管的制备方法，包括：

提供半导体衬底；

在所述衬底上形成介质层和硬掩膜层；

图案化所述介质层和所述硬掩膜层；

在所述衬底上外延生长第一半导体材料层并进行源漏注入，以形成源漏区；

氧化所述半导体材料层的表面，以形成氧化物；

去除剩余的所述硬掩膜层，以露出所述介质层；

在所述介质层上外延生长第二半导体材料层并平坦化；

回蚀刻所述第二半导体材料层，以形成凹槽，然后进行沟道注入，以形成沟道；

在所述凹槽中外延生长第三半导体材料层并平坦化，以形成栅极；

对所述栅极进行离子注入，以形成不含底栅的结型场效应晶体管。

作为优选，所述介电层为SiO₂。

作为优选，所述硬掩膜层为SiN。

作为优选，所述第一半导体材料层为Si。

作为优选，所述源漏注入为深度较大的源漏注入。

作为优选，所述第二半导体材料层为Si。

作为优选，所述第三半导体材料层为Si。

作为优选，所述源漏注入和所述沟道注入的离子类型相同。

作为优选，所述栅极中离子注入的类型与所述源漏注入、所述沟道注入的离子类型不同。

本发明还提供了一种结型场效应晶体管，包括：

半导体衬底；

栅极，位于所述半导体衬底上；

介电层，位于所述衬底和所述栅极之间；

沟道层，位于所述栅极介电层和所述栅极之间；

源漏区，位于所述栅极两侧的衬底上；

其中所述栅极由与所述栅极掺杂类型不同的源漏区和沟道层包围。

作为优选，所述介电层为SiO₂。

作为优选，所述沟道层和所述源漏区具有相同类型的离子掺杂。

作为优选，所述栅极为硅或多晶硅栅极。