[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

衬底，所述衬底包括由多个沟槽分割开的多个有源区；

多个隧道绝缘层图案，所述多个隧道绝缘层图案形成于所述有源区上方；

多个导电膜图案，所述多个导电膜图案形成于所述隧道绝缘层图案上方；

多个第一隔离层，所述多个第一隔离层形成于所述沟槽的侧壁和底面上；以及

多个第二隔离层，所述多个第二隔离层形成于所述导电膜图案之间，

其中，所述多个第一隔离层和第二隔离层中的每个第一隔离层和第二隔离层被形成为在由所述第一隔离层和第二隔离层包围的空间内产生气隙，以及

其中，所述气隙朝向所述隧道绝缘层图案中的每个隧道绝缘层图案的侧壁延伸以与所述第一隔离层的顶表面相叠。

2.如权利要求1所述的半导体器件，其中，所述气隙具有沿与有源区交叉的方向上截取的T形横截面。

3.如权利要求1所述的半导体器件，其中，所述多个第一隔离层、所述第二隔离层和所述气隙在与所述多个有源区的延伸方向相同的方向上延伸。

4.如权利要求1所述的半导体器件，其中，所述多个隧道绝缘层图案的侧壁比所述有源区的侧壁或所述导电膜图案的侧壁进一步突出。

5.如权利要求1所述的半导体器件，其中，所述多个导电膜图案比所述第二隔离层进一步突出于所述衬底上方。

6.如权利要求1所述的半导体器件，其中，各个所述有源区的宽度大于各个所述导电膜图案的宽度。

7.如权利要求1所述的半导体器件，其中，所述衬底包括单晶硅。

8.如权利要求1所述的半导体器件，其中，所述多个导电膜图案包括多晶硅。

9.一种半导体器件，包括：

衬底，所述衬底包括由多个沟槽分割开的多个有源区；

多个导电膜图案，所述多个导电膜图案形成于所述有源区上方；

多个隧道绝缘层图案，上述多个隧道绝缘层图案形成于所述有源区与所述导电膜图案之间，且具有比所述导电膜图案和所述有源区的侧壁进一步突出的侧壁，以及

第一隔离层，所述第一隔离层形成于所述沟槽中每个沟槽的侧壁和底面上，

其中，所述第一隔离层具有第一部分和第二部分，所述第一部分在所述隧道绝缘层图案中的至少一个隧道绝缘层图案之下与所述至少一个隧道绝缘层图案相叠，所述第二部分从所述第一部分延伸到所述沟槽中的至少一个沟槽中并且比所述至少一个隧道绝缘层图案进一步突出。

10.如权利要求9所述的半导体器件，还包括：

第二隔离层，所述第二隔离层形成于所述导电膜图案之间，

其中，所述至少一个隧道绝缘层图案和气隙设置在所述第一隔离层与所述第二隔离层之间。

11.如权利要求10所述的半导体器件，其中，所述气隙在与所述有源区的延伸方向相同的方向上延伸。

12.如权利要求9所述的半导体器件，其中，各个所述有源区的宽度大于各个所述导电膜图案的宽度。

13.如权利要求9所述的半导体器件，其中，所述衬底包括单晶硅。

14.如权利要求9所述的半导体器件，其中，所述多个导电膜图案包括多晶硅。

15.一种制造半导体器件的方法，包括以下步骤：

在包括交替布置的多个第一区和第二区的衬底上方层叠隧道绝缘层和第一导电膜；

刻蚀所述第一导电膜、所述隧道绝缘层和所述衬底的所述第二区以在所述第一区上方形成隧道绝缘层图案和第一导电膜图案并且在所述第二区中形成沟槽；以及

在所述第一导电膜图案之间以及在所述沟槽的表面上形成隔离结构以在所述沟槽内以及在所述隧道绝缘层图案之间形成气隙，

其中，形成所述隔离结构的步骤包括执行氧化从而以比在所述衬底的表面上更快的速率在所述第一导电膜图案的表面上生长氧化膜。

16.如权利要求15所述的方法，其中，通过以1:1的比率混合H₂气体和O₂气体在介于700℃和800℃之间的温度下执行所述隔离结构的形成。