[发明专利]半导体装置

说明书

相关申请的交叉引用

本申请要求2011年11月29日向韩国知识产权局提交的韩国专利申请No.10-2011-0126143的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种半导体装置，更具体而言涉及一种具有层叠了多个存储芯片的结构的半导体装置。

背景技术

能够储存一个存储芯片中的半导体装置中的数据的存储器单元阵列包括成行和成列布置的存储器单元。字线WL沿着存储器单元阵列的行方向布线，而位线BL沿着存储器单元阵列的列方向布线。存储器单元C1、C2、C3至Cn被设置在字线WL与位线BL的交叉处。

图1示出在现有的半导体装置中，位线感测放大器BLSA与存储器单元C1、C2、C3至Cn之间的耦接关系。图2示出在现有的半导体装置中，子字线驱动器SWD与存储器单元C1、C2、C3至Cn之间的耦接关系。

如图1-2所示的现有的半导体装置包括多个存储块MB1、MB2、MB3……，且每个存储块中布置有多个存储器单元C1、C2、C3至Cn。

如图1所示，在每个存储块MB1、MB2、MB3……中的多个存储器单元C1至Cn经由其顶部或底部分别与多个位线感测放大器BLSA耦接，且如图2所示，多个存储器单元C1至Cn在其左侧部或右侧部分别与多个子字线驱动器SWD耦接。位线感测放大器BLSA用来感测利用存储器单元阵列经由数据线输出的数据并将数据放大，其中偶数位线和奇数位线顺序布置，作为数据线和参考线。子字线驱动器SWD用来将字线改变为高或低状态。

然而，当如上所述那样在具有垂直层叠的存储芯片结构以增加存储容量的半导体装置中设置位线感测放大器BLSA和子字线驱动器SWD时，难以控制位线和字线，且会因此出现浮置的存储器单元。这些可能导致半导体装置的可靠性的严重退化。

另外，与位线感测放大器BLSA耦接的数据线的数量在具有层叠的存储芯片结构的半导体装置中将会不可避免地增加。这些对改善半导体器件的集成度造成了障碍。

发明内容

本文描述一种半导体装置，所述半导体装置能够通过改善位线感测放大器和子字线驱动器的布置结构，来改善层叠有多个存储芯片的半导体装置的可靠性。

在本发明的一个实施例中，提供了一种在垂直方向上层叠有多个存储芯片的半导体装置，每个存储芯片中布置有多个位线和多个字线以及多个存储块，每个存储块具有布置在所述多个位线与所述多个字线之间的交叉处的多个存储器单元。半导体装置包括：多个位线感测放大器，所述多个位线感测放大器与每个存储芯片中所布置的多个位线耦接，并被配置成将所述多个位线之中的使能的存储芯片的位线使能；以及多个子字线驱动器，所述多个子字线驱动器与布置在每个存储芯片中的多个字线耦接，并被配置成将所述多个字线之中的使能的存储芯片的字线使能，其中所述多个位线感测放大器和所述多个子字线驱动器被设置在所述存储芯片中的任一个存储芯片中。

在本发明的另一个实施例中，一种在垂直方向上层叠有多个半导体芯片的半导体装置包括：两个或多个存储芯片，所述两个或多个存储芯片中设置有多个位线和多个字线以及设置有多个存储块，每个存储块具有形成在多个位线与多个字线之间的交叉处的多个存储器单元；以及控制芯片，所述控制芯片包括多个位线感测放大器和多个子字线驱动器，所述多个位线感测放大器与所述两个或多个存储芯片中的每个存储芯片中所布置的多个位线耦接，所述多个子字线驱动器与布置在所述两个或多个存储芯片中的每个存储芯片的多个字线耦接。

附图说明

结合附图描述本发明的特征、方面和实施例，其中：

图1示出在现有的半导体装置中位线感测放大器与存储器单元之间的耦接关系；

图2示出在现有的半导体装置中子字线驱动器与存储器单元之间的耦接关系的实例；

图3示出根据本发明的一个实施例的半导体装置的配置；

图4示出根据本发明的一个实施例的半导体装置的配置的变型；

图5示出在根据如图3所示的本发明的一个实施例的半导体装置中，位线感测放大器与多个存储芯片之间的耦接关系；

图6示出在根据如图3所示的本发明的一个实施例的半导体装置中，子字线驱动器与多个存储芯片之间的耦接关系的实例；以及

图7示出根据如图3所示的本发明的一个实施例的半导体装置的子字线驱动器的结构。

具体实施方式

下面将参照附图结合本发明的各个实施例描述根据本发明的半导体装置。

图3示出根据本发明的一个实施例的半导体装置的配置。