[发明专利]半导体基片的制造工艺方法

说明书

技术领域

本发明属于半导体集成电路制造工艺，尤其涉及半导体基片的制造工艺方法。

背景技术

传统的半导体基片的制造工艺方法一般包括如下步骤：1.如图1A所示，半导体器件在硅基片101正面通过硅通孔102（TSV）连接到硅基片101的背面，硅通孔102刻蚀，填充导电介质；2.如图1B所示，然后通过硅基片101背面研磨使硅通孔102的导电介质直接暴露；3.如图1C所示，在硅基片101背面蒸镀金属，形成背面金属层104。因为TSV深度在不同硅片以及同一硅片的不同点存在差异，为了保证工艺窗口，需要在上述步骤2的研磨过程中多研磨一部分TSV或者刻蚀部分半导体基片，使TSV的导电介质有一定程度的突出。对于前一种选择（多研磨一部分TSV），要求刀轮对TSV导电介质材料和半导体基片材料具有相近的研磨速率，对于TSV导电介质是金属的情况来说，普通刀轮（磨粒一般为金刚石）在TSV面积较大（一般大于2%左右）的时候容易发生自锐失效现象，研磨能力下降直至机台报警。对于后一种选择（刻蚀部分半导体基片），如图1C所示，为了保证所有的TSV能够打开，突出的高度一般控制在2微米以上，而且角度都接近垂直，在背面金属工艺后，在突出的根部部位往往出现金属层偏薄甚至断裂的情况，如图1D所示，造成电阻阻值偏大甚至断开的问题。

发明内容

本发明要解决的技术问题是提供一种半导体基片的制造工艺方法，解决了背面金属和正面器件之间TSV（硅通孔）连接的电阻值偏大和断开的问题。

为解决上述技术问题，本发明提供一种半导体基片的制造工艺方法，其工艺步骤包括：

1)准备半导体基片，并完成器件和互连工艺以及用于连接背面金属的通孔工艺；

2)对基片背面进行研磨，使通孔不要露出；

3)对基片背面进行掺杂注入，并进行激活，掺杂区域和通孔底部有重叠并形成欧姆接触；

4)在基片背面淀积金属层。

步骤1）中,所述用于连接背面金属的通孔工艺，该通孔的深度在20微米-350微米，该通孔的宽度在0.5-10微米，该通孔的填充材料是导电的金属或半导体。所述通孔的填充材料是W，Cu或多晶硅。所述通孔的填充材料和半导体基片之间有一层或多层阻挡层，该一层或多层阻挡层的厚度为所述一层或多层阻挡层是Ti/TiN，TiN，SiO₂或SiN。

步骤2）完成后，背面研磨后的基片表面与通孔底部之间的距离为X，0微米＜X≦4微米。

步骤3）中，所述对基片背面进行掺杂注入的掺杂元素是硼，磷，砷或锑；背面掺杂元素注入深度和通孔底部连接或者重叠，所述掺杂区域与通孔底部有0-4微米的重叠；背面注入能量大于200Kev，背面注入剂量大于1E14/mm²。所述背面掺杂元素激活采用激光退火方式，背面激活温度在700-900℃。所述背面掺杂元素激活采用炉管或者烘箱退火方式，背面激活温度在400-500℃。

步骤4）中，所述在基片背面淀积金属层，该金属层是Al，Ti，Ni，Ag，Au，Cu金属的一种或者几种的组合，该金属层的厚度在之间。

此外，本发明提供另一种半导体基片的制造工艺方法，其工艺步骤包括：

1)准备半导体基片，并完成器件和互连工艺以及用于连接背面金属的通孔工艺；

2)对基片背面进行研磨，使通孔露出；

3)对基片背面进行掺杂注入，并进行激活，掺杂区域和通孔底部有重叠并形成欧姆接触；

4)在基片背面淀积金属层。

步骤1）中,所述用于连接背面金属的通孔工艺，该通孔的深度在20微米-350微米，该通孔的宽度在0.5-10微米，该通孔的填充材料是导电的金属或半导体。所述通孔的填充材料是W，Cu或多晶硅。所述通孔的填充材料和半导体基片之间有一层或多层阻挡层，该一层或多层阻挡层的厚度为所述一层或多层阻挡层可以是Ti/TiN，TiN，SiO₂或SiN。

步骤2）完成后，背面研磨后通孔底部露出基片表面在0微米-4微米之间。

步骤3）中，所述对基片背面进行掺杂注入的掺杂元素是硼，磷，砷或锑；背面掺杂元素注入深度和通孔底部连接或者重叠，所述掺杂区域与通孔底部有0.5-4.5微米的重叠；背面注入能量大于15Kev，背面注入剂量大于1E14/mm²。所述背面掺杂元素激活采用激光退火方式，背面激活温度在700-900℃。所述背面掺杂元素激活采用炉管或者烘箱退火方式，背面激活温度在400-500℃。