[发明专利]一种阵列基板及其制作方法

权利要求书

1.一种阵列基板制作方法，其特征在于，包括：

步骤S1，在所述基板上形成栅金属薄膜、绝缘薄膜以及半导体薄膜，通过第一次构图工艺形成包括栅线、栅极、栅极绝缘层和半导体层的图形；

步骤S2，在完成步骤S1的基板上依次形成透明导电薄膜和金属薄膜，通过第二次构图工艺形成包括数据线、源极、漏极和公共电极的图形；

步骤S3，在完成步骤S2的基板上形成绝缘层，通过第三次构图工艺形成包括在所述漏极位置的绝缘层过孔图形；

步骤S4，在完成步骤S3的基板上形成像素电极层，通过第四次构图工艺形成包括狭缝结构的像素电极图形。

2.根据权利要求1所述的阵列基板制作方法，其特征在于，所述步骤2通过第二次构图工艺还形成包括公共电极引线的图形；所述公共电极引线用于电性连接由栅线与数据线所限定的相邻的两个像素区域的公共电极。

3.根据权利要求1或2所述的阵列基板制作方法，其特征在于，在所述第一次构图工艺中，采用半色调或灰色调掩膜板通过半曝光工艺形成包括栅线、栅极、栅极绝缘层和半导体层的图形。

4.根据权利要求1或2所述的阵列基板制作方法，其特征在于，所述半导体层的图形位于所述栅线的上方。

5.根据权利要求2所述的阵列基板制作方法，其特征在于，在所述第二次构图工艺中，保留所述公共电极引线的图形上方的金属薄膜图形，所述公共电极引线的图形与金属薄膜图形具有相同形状。

6.根据权利要求1所述的阵列基板制作方法，其特征在于，所述栅金属薄膜采用钼、铝、铝镍合金、钼钨合金、铬、铜或其组合制作，所述栅金属薄膜的厚度为

和/或，所述栅极绝缘薄膜采用氮化硅、氧化硅或氮氧化硅材料制作，所述栅极绝缘薄膜的厚度为

和/或，所述半导体薄膜的厚度为

和/或，所述透明导电薄膜为ITO薄膜或IZO薄膜；所述透明导电薄膜的厚度为

和/或，所述金属薄膜的材料为钼、铝、铝镍合金、钼钨合金、铬或铜，所述金属薄膜的厚度为

和/或，所述绝缘层采用氮化硅或二氧化硅制作；

和/或，所述像素电极层采用ITO薄膜或IZO薄膜，所述像素电极层的厚度为

7.一种阵列基板，包括基板、栅线、数据线和薄膜晶体管，在所述栅线和所述数据线限定的像素区域内设有包括公共电极、像素电极和薄膜晶体管，所述像素电极与所述公共电极相对，并在所述像素电极和所述公共电极之间设有绝缘层，其特征在于，所述薄膜晶体管包括栅极、栅极绝缘层、半导体层、源极和漏极，所述源极和漏极下方包括具有与所述源极、漏极相同形状的透明导电薄膜图形。

8.根据权利要求7所述的阵列基板，其特征在于，进一步包括公共电极引线，所述公共电极引线用于电性连接栅线与数据线所限定区域内的相邻的两个像素区域的公共电极。

9.根据权利要求7或8所述的阵列基板制作方法，其特征在于，所述半导体层位于所述栅线上方。

10.根据权利要求8所述的阵列基板，其特征在于，所述公共电极引线上方具有与所述公共电极引线相同形状的金属薄膜图形。