[发明专利]半导体存储器件及其操作方法

权利要求书

1.一种半导体存储器件，包括：

存储器块，所述存储器块具有存储器组，每个存储器组包括与字线耦接的单元串；

行译码器，所述行译码器被配置成在编程操作期间将编程电压施加到选中的字线；以及

页缓冲器电路，所述页缓冲器电路被配置成：包括响应于连接信号而分别连接至位线的感测节点，以及响应于预充电信号而对所述感测节点预充电；以及

控制电路，所述控制电路被配置成：通过改变所述连接信号的电平而在编程操作期间将不同的位线电压施加到位线，

其中，所述位线电压的电平根据所述行译码器与包括编程目标单元的存储器组之间的距离而改变，以及

其中，所述位线电压中的每个位线电压具有负电压电平。

2.如权利要求1所述的半导体存储器件，其中，所述控制电路将编程禁止电压施加到与存储器单元之中的编程禁止单元相耦接的位线。

3.如权利要求1所述的半导体存储器件，其中，所述控制电路将用于对所述位线放电的电压施加到与距所述行译码器有最大距离的存储器组中所包括的编程目标单元相耦接的位线。

4.如权利要求1所述的半导体存储器件，其中，在所述行译码器与包括所述编程目标单元的存储器组之间的距离较小时，所述控制电路将具有较高幅度的电压施加到与所述编程目标单元相耦接的位线。

5.如权利要求1所述的半导体存储器件，其中，所述存储器组中的每个包括一个单元串。

6.一种半导体存储器件，包括：

存储器块，所述存储器块具有存储器组，每个存储器组包括与字线耦接的单元串；

行译码器，所述行译码器被配置成在编程操作期间将编程电压施加到所述字线之中的选中的字线；

页缓冲器电路，所述页缓冲器电路包括页缓冲器，所述页缓冲器用于通过响应于预充电信号而对所述页缓冲器中的感测节点预充电来将不同的参考电压施加到与所述选中的字线的编程目标单元相耦接的位线，所述感测节点响应于连接信号而分别连接至位线；

控制电路，所述控制电路被配置成通过改变所述连接节点的电平而将所述不同的参考电压提供给位线，

其中，所述参考电压的电平根据所述行译码器与包括所述编程目标单元的存储器组之间的距离而改变，以及

其中，所述参考电压中的每个参考电压具有负电压电平。

7.如权利要求6所述的半导体存储器件，其中，所述页缓冲器中的每个页缓冲器包括：

锁存器，所述锁存器用于暂时储存输入数据；以及

参考电压传送电路，所述参考电压传送电路用于根据所述输入数据而将所述参考电压施加到所述位线。

8.如权利要求7所述的半导体存储器件，其中，所述参考电压传送电路根据所述输入数据将所述参考电压施加到与所述编程目标单元相耦接的位线，而将编程禁止电压提供给与编程禁止单元相耦接的位线。

9.如权利要求6所述的半导体存储器件，其中，所述控制电路将对耦接至所述存储器组中所包括的编程目标单元的位线放电的参考电压提供给与所述存储器组之中的距所述行译码器有最大距离的存储器组相对应的页缓冲器中的感测节点。

10.如权利要求6所述的半导体存储器件，其中，在所述行译码器与所述存储器组之间的距离较小时，所述控制电路将具有较高幅度的参考电压提供给与包括所述编程目标单元的存储器组相对应的页缓冲器中的感测节点。

11.如权利要求6所述的半导体存储器件，其中，所述存储器组中的每个包括一个单元串。