[发明专利]形成垂直互连结构的方法和半导体器件

说明书

技术领域

本发明一般涉及半导体器件，且更具体地涉及一种形成用于三维(3-D)扇出晶片级芯片尺度封装(Fo-WLCSP)的具有导电微通孔阵列的垂直互连结构的方法和半导体器件。

背景技术

常常在现代电子产品中发现半导体器件。半导体器件在电部件的数目和密度方面变化。分立的半导体器件一般包含一种类型的电部件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件典型地包含几百个到数以百万的电部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池以及数字微镜器件（DMD）。

半导体器件执行各种的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转变为电力以及产生用于电视显示的视觉投影。在娱乐、通信、功率转换、网络、计算机以及消费产品的领域中发现半导体器件。还在军事应用、航空、汽车、工业控制器和办公设备中发现半导体器件。

半导体器件利用半导体材料的电属性。半导体材料的原子结构允许通过施加电场或基电流（base current）或通过掺杂工艺而操纵其导电性。掺杂向半导体材料引入杂质以操纵和控制半导体器件的导电性。

半导体器件包含有源和无源电结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和施加电场或基电流，晶体管要么促进要么限制电流的流动。包括电阻器、电容器和电感器的无源结构创建为执行各种电功能所必须的电压和电流之间的关系。无源和有源结构电连接以形成电路，这使得半导体器件能够执行高速计算和其他有用功能。

半导体器件一般使用两个复杂的制造工艺来制造，即，前端制造和和后端制造，每一个可能涉及成百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯。每个半导体管芯典型地是相同的且包含通过电连接有源和无源部件而形成的电路。后端制造涉及从完成的晶片分割（singulate）各个半导体管芯且封装管芯以提供结构支撑和环境隔离。如此处使用的术语“半导体管芯”指该措词的单数以及复数形式，并且因此可以指单个半导体器件以及多个半导体器件二者。

半导体制造的一个目的是生产较小的半导体器件。较小的器件典型地消耗较少的功率、具有较高的性能且可以更高效地生产。另外，较小的半导体器件具有较小的覆盖区（footprint），这对于较小的终端产品而言是希望的。较小的半导体管芯尺寸可以通过前端工艺中的改进来获得，该前端工艺中的改进导致半导体管芯具有较小、较高密度的有源和无源部件。后端工艺可以通过电互联和封装材料中的改进而导致具有较小覆盖区的半导体器件封装。

在传统Fo-WLCSP中，具有接触焊盘的半导体管芯安装到载体。密封剂沉积在半导体管芯和载体上。载体被移除并且堆积(build-up)互连结构在密封剂和半导体管芯上形成。通过在Fo-WLCSP内的半导体管芯的前侧和背侧二者上在堆积互连结构内形成再分配层(RDL)，可以实现含有在多级上的半导体器件的Fo-WLCSP(3-D器件集成)与外部器件之间的电互连。包括在半导体管芯的前侧和背侧上形成多个RDL会是一种制作用于3-D Fo-WLCSP的电互连的缓慢且昂贵的方法，并且会导致更高的制作成本。另外，堆积互连结构的RDL在应力下倾向于开裂和翘曲，该开裂和翘曲会传播穿过RDL到达半导体管芯和接触焊盘，造成电互连中的缺陷。导电互连结构可以在Fo-WLCSP内形成并且电连接到RDL以提供用于3-D器件集成的垂直电互连。在Fo-WLCSP内形成的导电互连结构会具有不良的与RDL的电和机械连接。此外，形成导电互连结构的过程会减小用于RDL的结构支撑，特别是当开口在RDL上的封装中形成时。在Fo-WLCSP内形成堆积互连结构和导电互连结构也会在移除载体之前和之后引起翘曲。

发明内容

对于简单、成本有效且可靠的用于半导体管芯的垂直电互连结构存在需求。因此，在一个实施例中，本发明是一种制作半导体器件的方法，该方法包括步骤：提供半导体管芯，在半导体管芯上形成密封剂，在半导体管芯的覆盖区外的密封剂上形成导电微通孔阵列，以及形成穿过密封剂的具有台阶穿孔(step-through-hole)结构的第一穿模孔(through-mold-hole)以露出导电微通孔阵列。

在另一实施例中，本发明是一种制作半导体器件的方法，该方法包括步骤：提供半导体管芯，在半导体管芯上形成密封剂，以及在半导体管芯的覆盖区外的密封剂上形成导电微通孔阵列。