[发明专利]半导体存储器件、存储系统及其制造方法

权利要求书

1.一种半导体存储器件，包括：

第一电介质层，所述第一电介质层位于包括接触区和非接触区的半导体衬底上；

刻蚀停止层图案，所述刻蚀停止层图案被形成以暴露所述非接触区中的第一电介质层以及覆盖所述接触区中的第一电介质层；

接触孔，所述接触孔穿过所述刻蚀停止层图案和所述第一电介质层而延伸至所述接触区中的半导体衬底；

接触插塞，所述接触插塞位于所述接触孔中；

第二电介质层，所述第二电介质层覆盖所述刻蚀停止层图案和所述第一电介质层，所述第二电介质层包括沟槽，其中，所述沟槽延伸以暴露所述刻蚀停止层图案的一部分、所述第一电介质层的一部分以及所述接触插塞；以及

导线，所述导线填充所述沟槽并连接至所述接触插塞。

2.如权利要求1所述的半导体存储器件，其中，所述接触插塞的上表面被形成为具有等于或小于所述刻蚀停止层图案的上表面的高度。

3.如权利要求1所述的半导体存储器件，其中，所述导线与所述接触插塞耦接，所述接触插塞在与所述刻蚀停止层图案和所述第一电介质层相接触的情况下延伸至所述刻蚀停止层图案和所述第一电介质层的上表面。

4.如权利要求3所述的半导体存储器件，其中，所述导线的与所述接触插塞相接触的第一区域的厚度大于所述导线的与所述刻蚀停止层图案相接触的第二区域的厚度，并且所述第一区域的厚度小于所述导线的与所述第一电介质层相接触的第三区域的厚度。

5.如权利要求3所述的半导体存储器件，其中，所述刻蚀停止层图案的与所述导线相接触的一部分包括下凹形状。

6.如权利要求3所述的半导体存储器件，其中，所述第一电介质层的与所述导线相接触的一部分包括下凹形状。

7.如权利要求1所述的半导体存储器件，其中，所述导线包括NAND快闪存储器件的位线，或与所述NAND快闪存储器件的驱动晶体管连接的金属线。

8.如权利要求1所述的半导体存储器件，还包括：

漏极选择线，所述漏极选择线在所述刻蚀停止层图案的两侧形成在所述第一电介质层之下，并且沿与所述导线相交叉的方向延伸。

9.一种半导体存储器件，包括：

第一垂直沟道层和第二垂直沟道层，所述第一垂直沟道层和所述第二垂直沟道层从衬底突出；

第一电介质层和第一导线，所述第一电介质层和所述第一导线在包围所述第一垂直沟道层和所述第二垂直沟道层的情况下交替地堆叠；

第二电介质层，所述第二电介质层在覆盖所述第一电介质层和所述第一导线的情况下设置在所述第一垂直沟道层和所述第二垂直沟道层上；

刻蚀停止层图案，所述刻蚀停止层图案被形成以暴露所述第二垂直沟道层上的第二电介质层；

接触孔，所述接触孔穿过所述刻蚀停止层图案和所述第二电介质层而延伸至所述第一垂直沟道层；

接触插塞，所述接触插塞设置在所述接触孔中；

第三电介质层，所述第三电介质层覆盖所述刻蚀停止层图案和所述第二电介质层，所述第三电介质层包括沟槽，其中，所述沟槽延伸以暴露所述刻蚀停止层图案的一部分、所述第二电介质层的一部分以及所述接触插塞；以及

第二导线，所述第二导线填充所述沟槽并与所述接触插塞耦接。

10.如权利要求9所述的半导体存储器件，还包括：

管道沟道层，所述管道沟道层用于将所述第一垂直沟道层与所述第二垂直沟道层连接。

11.如权利要求9所述的半导体存储器件，其中，所述接触插塞的上表面被形成为具有等于或小于所述刻蚀停止层图案的上表面的高度。

12.如权利要求9所述的半导体存储器件，其中，所述第二导线与所述接触插塞耦接，所述接触插塞在与所述刻蚀停止层图案和所述第二电介质层相接触的情况下沿与所述第一导线相交叉的方向延伸。

13.如权利要求12所述的半导体存储器件，其中，所述第二导线的与所述接触插塞相接触的第一区域的厚度大于所述第二导线的与所述刻蚀停止层图案相接触的第二区域的厚度，并且所述第一区域的厚度小于所述第二导线的与所述第二电介质层相接触的第三区域的厚度。