[发明专利]一种基于通用调试接口的SoC硬件调试器

权利要求书

1.一种基于通用调试接口的SoC硬件调试器，其特征在于，包括通用调试接口、TAP控制器、扫描链、调试控制寄存器模块、同步模块、JTAG-AHB协议转换模块、AHB-DMA模块、AHB总线控制器、调试支持模块、SoC外设模块和支持调试的处理器；

通用调试接口连接外部调试设备，并将调试信息通过TAP控制器控制的扫描链更新到调试控制寄存器模块；

调试控制寄存器模块通过同步模块将调试信息送入JTAG-AHB协议转换模块；调试控制寄存器模块与同步模块双向连接，其间信号的传输方向由通用调试接口的调试信息决定；

JTAG-AHB协议转换模块将同步模块发送的包含调试信息的原语转化为符合AHB协议的总线读写操作，并将其发送至AHB-DMA同步模块；

AHB-DMA模块根据JTAG-AHB协议转换模块发送的总线读写操作，向AHB总线控制器发起使用AHB总线的请求，待得到使用AHB总线授权且SoC处于调试模式时，通过访问调试支持模块、支持调试的处理器和SoC外设模块来对SoC系统进行调试。

2.如权利要求1所述的基于通用调试接口的SoC硬件调试器，其特征在于，调试主机通过JTAG协议转换模块将调试信息发送至通用调试接口，所述的调试接口符合IEEE 1149调试接口标准。

3.如权利要求1所述的基于通用调试接口的SoC硬件调试器，其特征在于，所述的TAP控制器支持JTAG的所有公有指令及用于控制扫描链的私有指令；

所述的扫描链包括三条扫描链，其中，扫描链0用于更新调试控制寄存器模块的命令寄存器；扫描链1用于更新调试控制寄存器模块的地址寄存器；扫描链2用于读写调试控制寄存器模块的数据寄存器，并表明调试的状态。

4.如权利要求3所述的基于通用调试接口的SoC硬件调试器，其特征在于，所述的用于控制扫描链的私有指令包括：cmd、addr和data，其中cmd经过TAP控制器译码，用于更新扫描链0；add经过TAP控制器译码，用于更新扫描链1；data经过TAP控制器译码，用于更新扫描链2，并通过扫描链读写调试控制寄存器模块的接口信号。

5.如权利要求1所述的基于通用调试接口的SoC硬件调试器，其特征在于，所述的调试控制寄存器模块，包括命令寄存器、地址寄存器和数据寄存器，

命令寄存器包含调试信息中的读写信息，地址寄存器包含调试信息中的地址信息，数据寄存器包含调试信息中的数据信息；

当命令寄存器的信息为写时，调试模块向地址寄存器中规定的地址写入数据寄存器中的数值；

当命令寄存器的信息为读时，调试模块读出地址寄存器中规定的地址的数据信息，并将数据存放到数据寄存器，等待调试主机读取。

6.如权利要求1所述的基于通用调试接口的SoC硬件调试器，其特征在于，所述的同步模块包含多个脉冲到脉冲的同步电路模块。

7.如权利要求1所述的基于通用调试接口的SoC硬件调试器，其特征在于，所述的调试支持模块包含A、B两类寄存器，其中A类寄存器用于控制支持调试的处理器的调试，B类寄存器用于反应支持调试的处理器的状态。

8.如权利要求1所述的基于通用调试接口的SoC硬件调试器，其特征在于，所述的支持调试的处理器包括处理器逻辑和支持调试的逻辑块。

9.如权利要求1所述的基于通用调试接口的SoC硬件调试器，其特征在于，在调试时包括以下信号往来：

信号s0连接至芯片管脚，包括向调试系统提供时钟的时钟信号，和在调试系统出现错误时提供复位的复位信号；

信号s1为命令输入接口，调试命令帧格式符合GAISLER实验室的标准；

信号s2为调试地址输入接口；

信号s3为调试数据输入输出接口；

信号s4有效时表示调试主机要求读的数据准备好，TAP控制器通过不断捕获该信号判断读一个字操作是否完成；

信号s5其有效时表示整个调试读请求完成，TAP控制器通过不断捕获该信号判断读操作是否完成；

信号s6、s7、s8、s9由TAP控制器发出，连接至调试控制寄存器模块，决定将信息写入调试控制寄存器模块中的那一个寄存器；

信号d1～d7是经过同步处理的信号，且都处于调试系统时钟域内，其中，d1是调试命令；d2是调试地址；d3是调试的数据；d4、d5是读完成的表示信号，d4、d5经过同步模块转变成s4、s5；d6、d7为JTAG-AHB协议转换模块的控制信号。