[发明专利]一种基于通用调试接口的SoC硬件调试器

说明书

技术领域：

本发明属于半导体集成电路领域，涉及一种基于通用调试接口的SoC硬件调试器。

背景技术：

根据SoC（片上系统）调试过程中使用的资源，SoC调试可以分为软件调试和硬件调试。软件调试主要是在运行的程序中驻留监控程序，其实现的调试功能较为简单，已经不能满足实际的工程需要；硬件调试的策略是在SoC系统中集成支持调试的相关功能模块，通过调试主机对这些功能模块进行操作，从而快速定位SoC电路使用中出现的问题，硬件调试已经成为目前SoC工程应用中调试技术的主流。

典型的基于硬件的调试系统如图1中的100所示。高层调试工具101是调试人员与调试系统交互的窗口；调试主机102是运行高层调试工具101的计算机，102解析101的调试命令，并且将解析后的调试命令的信息c1发送给协议转换器103；103将c1转化为调试接口和调试逻辑105可接受具有一定时序信息的调试命令c2，105根据c2对被调试的SoC芯片104进行调试，之后返回调试信息a1，a1经过103转化为102可以接收的信息，最终调试人员通过交互窗口101得到调试信息。其中如果调试主机102发出的调试信息可以直接被调试接口105识别，那么协议转换器103可以省略，调试接口和调试逻辑105集成在SoC内部，调试接口105和104共同组成支持调试的SoC电路。显而易见，不同调试接口的信号时序不同，因此SoC调试系统的设计主要包括协议转换器103和调试接口和调试逻辑105的设计。

目前业界主要存在两种基于硬件的SoC调试系统。一种是ARM公司开发的基于JTAG的调试模块，一种是美国GAISLER实验室开发的基于UART串口的调试支持模块DSU（Dubug Support Units）。

图1所示的调试接口和调试逻辑105在如今的ARM处理器中的结构如图2中的200所示。由图2可知ARM处理器主要包括三个部分：ARM主要的处理器逻辑205、嵌入式调试模块201、符合IEEE1149.1的TAP控制器203。205包含了基本的处理器及对调试的支持逻辑；201包括一组寄存器和比较器，寄存器用来控制调试、反应调试状态、设置断点等，比较器产生异常；203通过标准的JTAG接口访问和控制各个扫描链。图2中的扫描链202、扫描链204及扫描链206是为了支持硬件调试而插入的，其中扫描链202长度为38位，高6位为寄存器地址域，低32位为数据域，该扫描链是专门用来访问201内的寄存器。通过访问201内的寄存器，可以让ARM处理器进入调试状态、设置断点、设置观察点。通过扫描链206可以访问ARM处理器的外围电路，包括数据总线，该扫描链的长度为113位，其中包括数据总线0-31位、内核控制信号、201的控制信号及地址总线的31-0位。扫描链204是206的一部分，而且只有33位，包括数据总线的32位及BREAKPT位，利用该扫描链可以更快地插入指令和数据插入到ARM核内部。另外，ARM还提供了三个信号S1、S2、S3，其中S1输入到205，为调试请求DBGREQ，通过置其为1，可以迫使ARM进入调试状态；S3从205输回到201，为调试响应DBGACK，通过读S3可判断当前ARM核是否处于调试模式；S2输入205，为断点信号BREAKPT，控制ARM核进入调试状态的时机。

ARM的调试原理简要如下：通过在图1所示的102上运行ARM的调试工具101，然后通过103JTAG协议转换器，将调试信息送到图2所示的203TAP控制器，通过203更新201内部的寄存器，调试相关的寄存器，同时将需要的访问地址或者要执行的程序通过204更新至数据总线，当S3DBGACK有效时，ARM就执行相关的调试命令，然后通过相应的扫描链将调试结果通过203的TDO串口移出去。然后经过图1示的a1、a2返回到调试主机，供调试人员观察。