[发明专利]具有沟槽场板的FinFET

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及集成电路器件及其制造方法。

背景技术

半导体器件用于大量的电子器件中，诸如计算机、移动电话等。半导体器件包括通过在半导体晶圆上方沉积多种类型的材料薄膜并且图案化材料薄膜以形成集成电路在半导体晶圆上方形成的集成电路。集成电路包括场效应晶体管(FET)，诸如金属氧化物半导体(MOS)晶体管。

半导体工艺的一个目标是不断减小尺寸并且提高单个FET的速度。FinFET不仅提高面密度，而且改善沟道的栅极控制。

可以通过一些因素来限制传统的FinFET器件的导通阻抗。例如，这些因素包括沟道密度和漂移区的掺杂浓度。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种集成电路器件，包括：衬垫层，具有横向紧邻的第一掺杂类型的主体部分和第二掺杂类型的漂移区部分；沟槽，形成在所述衬垫层中，所述沟槽延伸穿过所述主体部分和所述漂移区部分的界面；栅极，沿着所述主体部分和所述漂移区部分的所述界面形成在所述沟槽中和所述衬垫层的顶面上方；介电材料，形成在所述栅极的相对侧的所述沟槽中；以及场板，内嵌在所述栅极的相对侧中的一侧的所述介电材料中。

在该集成电路器件中，源极至少部分形成在紧邻所述衬垫层的所述主体部分的所述沟槽中。

在该集成电路器件中，所述沟槽的最长边与所述栅极的最长边垂直。

在该集成电路器件中，所述沟槽的最长边与所述主体部分和所述漂移区部分的所述界面垂直。

在该集成电路器件中，形成在所述沟槽中的所述介电材料设置在沟槽侧壁和沟槽底面中的至少一个上。

在该集成电路器件中，形成在所述沟槽中的所述介电材料被设置在栅极侧壁上。

在该集成电路器件中，所述栅极和所述场板均由多晶硅材料形成。

在该集成电路器件中，所述沟槽的深度小于所述栅极的高度。

在该集成电路器件中，所述场板和所述介电材料的顶面共面。

在该集成电路器件中，紧邻所述主体部分的所述沟槽的底面和侧壁以高于所述漂移区部分的掺杂浓度的掺杂浓度来掺杂所述第二掺杂类型。

在该集成电路器件中，位于所述沟槽外部的所述衬垫层的所述漂移区部分限定漂移区。

在该集成电路器件中，所述第一掺杂类型是p型而所述第二掺杂类型是n型。

根据本发明的另一方面，提供了一种集成电路器件，包括：衬底；衬垫层，由所述衬底支撑，所述衬垫层具有横向紧邻的第一掺杂类型的主体部分和第二掺杂类型的漂移区部分；沟槽，形成在所述衬垫层中，所述沟槽延伸穿过所述主体部分和所述漂移区部分的界面；栅极，形成在所述沟槽中和所述衬垫层的顶面的一部分上方，所述栅极沿着所述主体部分和所述漂移区部分的所述界面延伸；介电材料，形成在所述栅极的相对侧的所述沟槽中；以及场板材料，内嵌在所述栅极的源极侧和漏极侧的所述介电材料中，位于所述栅极的所述漏极侧的所述场板材料被配置成用作场板。

在该集成电路器件中，绝缘层和具有所述第一掺杂类型的隐埋层中的一个介于所述衬底和所述衬垫层之间。

在该集成电路器件中，使用所述沟槽至少部分地形成源极。

在该集成电路器件中，所述沟槽的最长边与所述界面和所述栅极的最长边垂直。

在该集成电路器件中，形成在所述沟槽中的所述介电材料被设置在沟槽侧壁、沟槽底面和栅极侧壁上。

根据本发明的又一方面，提供了一种形成鳍式场效应晶体管(FinFET)器件的方法，包括：在具有横向紧接的第一掺杂类型的主体部分和第二掺杂类型的漂移区部分的衬垫层中形成沟槽，所述沟槽延伸穿过所述主体部分和所述漂移区部分的界面；沿着所述主体部分和所述漂移区部分的所述界面在所述沟槽中和所述衬垫层的顶面上方形成栅极；在所述栅极的相对侧的所述沟槽中沉积介电材料；以及将场板内嵌在所述栅极的相对侧中的一侧的所述介电材料中。

该方法进一步包括使用所述沟槽形成源极。

该方法进一步包括：垂直于所述栅极的最长边对所述沟槽的最长边进行定向。

附图说明

为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：

图1是包含沟槽场板的FinFET器件的实施例的代表性部分的透视图；

图2是通常沿着线A-A’截取的图1的FinFET器件的横截面；

图3是通常沿着线B-B’截取的图1的FinFET器件的横截面；以及