[发明专利]芯片载体、形成芯片载体的方法和形成芯片封装的方法

权利要求书

1.一种芯片载体，包括：

芯片载体表面，被配置为从第一芯片底侧承载第一芯片，其中，第一芯片的第一芯片顶侧被配置在芯片载体表面上方；以及

至少一个空腔，从芯片载体表面延伸至芯片载体中；

其中，所述至少一个空腔被配置为从第二芯片底侧承载第二芯片，其中，第二芯片的第二芯片顶侧与第一芯片顶侧基本上齐平。

2.根据权利要求1所述的芯片载体，

其中，从第一芯片底侧至第一芯片顶侧的距离限定了第一芯片厚度；

其中，从第二芯片底侧至第二芯片顶侧的距离限定了第二芯片厚度；以及

其中，第二芯片厚度大于第一芯片厚度。

3. 根据权利要求2所述的芯片载体，

其中，第一芯片厚度从约20 μm至约150 μm的范围内变化。

4. 根据权利要求2所述的芯片载体，

其中，第二芯片厚度从约100 μm至约400 μm的范围内变化。

5.根据权利要求2所述的芯片载体，

其中，从芯片载体表面延伸至芯片载体中的至少一个空腔的深度大致等于或大于第二芯片厚度与第一芯片厚度之差。

6. 根据权利要求1所述的芯片载体，包括：

在空腔的底侧之上形成的粘合材料，其中，能够在粘合材料之上形成第二芯片。

7. 根据权利要求6所述的芯片载体，

其中，第二芯片底侧经由粘合材料粘合至空腔的底侧。

8. 根据权利要求6所述的芯片载体，

其中，粘合材料还被配置为将第二芯片与空腔的一侧或多侧电隔离。

9. 根据权利要求1所述的芯片载体，

其中，第一芯片包括功率半导体器件，其中，所述功率半导体器件包括来自由以下各项构成的组的至少一个功率半导体器件：功率晶体管、功率MOS晶体管、功率双极晶体管、功率场效应晶体管、功率绝缘栅双极晶体管、晶闸管、MOS可控晶闸管、硅可控整流器、功率肖特基二极管、碳化硅二极管、氮化镓器件。

10. 根据权利要求1所述的芯片载体，

其中，第二芯片包括半导体逻辑器件或存储器件，其中，所述半导体逻辑器件或存储器件包括来自由以下各项构成的组的至少一个半导体逻辑器件或存储器件：ASIC、驱动器、控制器、传感器。

11. 根据权利要求1所述的芯片载体，

其中，芯片载体被配置为与第一芯片底侧电连接。

12. 根据权利要求1所述的芯片载体，

其中，第一芯片和第二芯片包括功率逻辑集成电路，所述功率逻辑集成电路包括功率半导体器件和半导体逻辑器件。

13. 根据权利要求1所述的芯片载体，

其中，芯片载体包括引线框。

14. 根据权利要求1所述的芯片载体，

其中，芯片载体包括来自以下材料组的至少一项，所述材料组由以下各项构成：铜、镍、铁、铜合金、镍合金、铁合金、铝、铝合金。

15. 一种芯片封装，包括：

根据权利要求1所述的芯片载体；以及

在芯片载体表面之上形成的隔离材料，其中，隔离材料被配置为部分地围绕第一芯片、第二芯片和芯片载体。

16. 根据权利要求15所述的芯片封装，

其中，隔离材料被配置为将第二芯片与空腔的一侧或多侧电隔离。

17. 根据权利要求15所述的芯片封装，

其中，隔离材料被配置为将在第一芯片顶侧之上形成的一个或多个电互连进行电隔离。

18. 根据权利要求15所述的芯片封装，

其中，隔离材料被配置为将在第二芯片顶侧之上形成的一个或多个电接点电隔离。

19. 根据权利要求15所述的芯片封装，

其中，隔离材料包括来自以下材料组的至少一种材料，该组由以下各项构成：填充或无填充环氧树脂、预浸渍的复合纤维、层压板、模具材料、热固性材料、热塑性材料。