[发明专利]芯片载体、形成芯片载体的方法和形成芯片封装的方法

说明书

技术领域

各个实施例总体涉及一种芯片载体、一种用于形成芯片载体的方法和一种用于形成芯片封装的方法。

背景技术

在制造了半导体芯片之后，可以将各个芯片附着至引线框。在引线框上构造一个或多个芯片期间，芯片的不同厚度通常给后续工艺造成问题。这尤其是由于：对于将芯片附着至引线框来说，需要实现芯片的导电以及芯片的电隔离。

将不同厚度的芯片构造到芯片载体（例如，引线框）上的持续问题已成为公认的加工难题。

发明内容

各个实施例提供了一种芯片载体，包括：芯片载体表面，被配置为从第一芯片底侧（bottom side）承载第一芯片，其中，所述第一芯片的第一芯片顶侧（top side）被配置在所述芯片载体表面上方；以及至少一个空腔（cavity），从所述芯片载体表面延伸至所述芯片载体中；其中，所述至少一个空腔被配置为从第二芯片底侧承载第二芯片，其中，所述第二芯片的第二芯片顶侧与所述第一芯片顶侧基本上齐平。

附图说明

在附图中，贯穿不同视图，相似的参考标记一般指代相同部分。附图不一定按比例绘制，而是重点一般在于说明本发明的原理。在以下描述中，参照以下附图来描述本发明的各个实施例，在这些附图中：

图1A示出了根据实施例的芯片载体；

图1B示出了根据实施例的芯片载体；

图2A示出了根据实施例的芯片封装；

图2B示出了根据实施例的芯片封装；

图3示出了根据实施例的用于形成芯片载体的方法；

图4A至4E示出了根据实施例的用于形成芯片载体的方法；

图5示出了根据实施例的用于形成芯片封装的方法；

图6A至6G示出了根据各个实施例的用于形成芯片封装的方法；

图7示出了根据实施例的用于形成芯片载体的方法。

具体实施方式

以下具体实施方式参照附图，附图以示意的方式示出了可实施本发明的具体细节和实施例。

这里使用词语“示例性”来表示“用作示例、实例或示意”。这里描述为“示例性”的任何实施例或设计不必解释为与其他实施例或设计相比优选或有利。

这里用于描述 “在”一侧或表面“之上”形成特征（例如，层）的词语“在……之上”可以用于表示该特征（例如，层）可以是“直接在”所暗指的侧或表面“上”（例如，与其直接接触）形成的。这里用于描述“在”一侧或表面“之上”形成特征（例如，层）的词语“在……之上”可以用于表示该特征（例如，层）可以是“间接在”所暗指的侧或表面“上”形成的，其中，一个或多个附加层布置在所暗指的侧或表面与所形成的层之间。

各个实施例解决了如何将不同厚度的芯片构造到芯片载体（例如，引线框）上的问题。

各个实施例提供了一种用于承载一个或多个芯片的引线框，其中，该引线框被配置为使得该引线框所承载的不同高度的芯片可以基本上彼此齐平。

将一个或多个芯片集成到引线框上是具有挑战性的，例如，当必须将功率半导体芯片和逻辑芯片集成到相同引线框上时。功率半导体芯片通常可能较薄，例如，具有小于60 μm的厚度。逻辑控制芯片通常可能比功率半导体芯片厚，例如，具有大于100 μm的厚度。目前，必须使逻辑控制芯片变薄，以便与功率半导体芯片集成。

例如，可以将一个或多个MOSFET芯片附着（例如焊接，例如接合）至引线框。所述一个或多个MOSFET芯片可以如此被附着，以使得它们经由导电连接（例如导电胶，例如导电粘合剂，例如导电焊料）接合至引线框。

例如，可以使用隔离胶将一个或多个逻辑控制芯片附着（例如胶合，例如接合）至相同引线框。该一个或多个MOSFET芯片可以彼此紧挨着布置在引线框一侧之上。可以使逻辑控制芯片变薄至MOSFET芯片的厚度。根据晶片的基础材料的组分，由于晶片中（例如，硅晶片中）的断裂和破裂，使得将逻辑控制芯片变薄至60 μm 或更小造成实质问题。粘合胶遇到的困难（例如，较薄芯片中的粘合剂加速）导致对芯片产量的限制并招致高成本。薄芯片中的膏（paste）加速剂遇到特别严重的问题。将薄芯片（例如，比100 μm薄的芯片）中的连接电隔离的工艺以及后续工艺是具有挑战性的工艺步骤。其他工艺（例如，层压和通孔形成）受较厚逻辑控制芯片（即，例如比100 μm厚的芯片）的使用影响。因此，重要的是，在接合工艺之后，控制芯片的顶侧位于与两个MOSFET芯片的顶侧相同的高度上。