[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置技术，尤其涉及适用于管芯焊盘(die pad)露出型的半导体装置的有效的技术。

背景技术

在例如日本特开2001-358287号公报(专利文献1)中公开了如下结构：在芯片层叠型的半导体装置中，第一半导体芯片的背面以树脂模制状态在与密封树脂表面同一平面上露出。

此外，在例如日本特开2003-318360号公报(专利文献2)中公开了如下结构：在无引脚型的半导体装置中，具有：由绝缘性树脂构成的密封体、搭载有半导体芯片的引板(tub)、在所述密封体的安装面上露出一面的多个引脚、被支承在所述引板的一面上的第一半导体芯片、以及层叠搭载于所述第一半导体芯片上的第二半导体芯片，并且所述引板在所述安装面上露出一面。

此外，在例如日本特开2002-26233号公报(专利文献3)中公开了如下结构：在具有相互层叠并相互电连接的第一半导体芯片及第二半导体芯片的半导体装置中，具有粘着所述第一半导体芯片的第一管芯焊盘、以及粘着所述第二半导体芯片的第二管芯焊盘，并且所述第一管芯焊盘及所述第二管芯焊盘的一部分露出。

专利文献1：日本特开2001-358287号公报

专利文献2：日本特开2003-318360号公报

专利文献3：日本特开2002-26233号公报

发明内容

将引线框架(lead frame)用作搭载有半导体芯片(以后，也简单地称为芯片)的基板的半导体装置(例如，QFP(方形扁平式封装))，与使用了由布线层和绝缘层构成的布线基板的半导体装置(例如，BGA(球栅阵列))相比，能够降低半导体装置的制造成本。

但是，在QFP型的半导体装置中，作为外部端子的引脚配置在半导体装置(密封体)的周缘部，因此在设置与BGA型的半导体装置相同数量的外部端子的情况下，半导体装置的外形尺寸变大(难以小型化、多引脚化)。

因此，本申请发明人研究了以下内容：使搭载有半导体芯片的管芯焊盘(芯片搭载部)从密封半导体芯片的密封体的下表面(安装面)露出，将该管芯焊盘也用作为一个外部端子。

另一方面，近年来，存在半导体装置的高性能化、或搭载有半导体装置的安装基板的小型化的要求。因此，本申请发明人进一步研究了将多个或多种半导体芯片搭载于一个半导体装置内的情况。

评价这种结构的半导体装置的结果是，在半导体装置中产生吸湿不良。本申请发明人在对其原因进行了研究之后发现，由于使管芯焊盘的一部分从密封体露出，因此在密封体和管芯焊盘的界面上发生剥离，水分经由由于该剥离而生成的间隙从外部侵入密封体的内部。

此外得知，上述界面剥离也易在主面上形成有某种保护层(由在骨架中含有苯并环丁烯作为有机单体的高分子构成的膜，例如苯并环丁烯膜(以后，也简单地称为BCB膜))的半导体芯片和密封体的界面上发生。

此外，若水分由于该吸湿不良而到达半导体芯片的主面，则形成在半导体芯片的主面上的电极焊盘被污染。因此，对于例如经由导线(wire)电连接半导体芯片的电极焊盘和引脚的制品，成为该导线从电极焊盘上剥离(断线)的原因(半导体装置的可靠性降低)。

本发明的目的在于提供一种能够抑制半导体装置的可靠性降低的技术。

本申请发明的其他课题及新特征从本说明书的记述及附图可知。

简单地说明用于解决本申请中公开的课题的方法中的代表性的方法的概要如下。

基于代表性的实施方式的半导体装置包括：管芯焊盘、多个引脚、搭载于管芯焊盘上的第一半导体芯片、搭载于第一半导体芯片上的第二半导体芯片、多个第一及第二导电性构件、及以管芯焊盘的下表面露出的方式进行密封的密封体，并且形成在第二半导体芯片的第二主面上的第二保护膜由在骨架中含有苯并环丁烯作为有机单体的高分子构成。

简单地说明由本申请中公开的发明中的代表性的装置得到的效果如下。

能够抑制半导体装置的可靠性的降低。

附图说明

图1是表示本发明实施方式1的半导体装置的结构的一个例子的俯视图。

图2是表示图1的半导体装置的结构的一个例子的仰视图。

图3是透过密封体表示图1的半导体装置的结构的俯视图。

图4是表示沿图3的A-A线切断后的结构的一个例子的剖视图。

图5是表示沿图3的B-B线切断后的结构的一个例子的剖视图。

图6是表示搭载于图1的半导体装置上的第一层的半导体芯片的结构的一个例子的俯视图。