[发明专利]一种基于FPGA的纳秒级数字可编程延时电路有效
| 申请号： | 201210481603.9 | 申请日： | 2012-11-23 |
| 公开（公告）号： | CN103019134A | 公开（公告）日： | 2013-04-03 |
| 发明（设计）人： | 李洪涛;朱晓华;顾陈;曾文浩 | 申请（专利权）人： | 南京理工大学 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 南京理工大学专利中心 32203 | 代理人： | 朱显国 |
| 地址： | 210094 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 级数 可编程 延时 电路 | ||
【权利要求书】：
1.一种基于FPGA的纳秒级数字可编程延时电路，其特征在于：由可编程延时单元级联而成；可编程延时单元由二选一选择器和纵向延时单元构成；纵向延时单元由不同个数的基本延时单元级联构成；二选一选择器的一个选择输入端接纵向延时单元的输出端，另一个选择输入端与纵向延时单元的输入端相连，直接作为可编程延时单元的输入端；采用布局布线约束技术将二选一选择器固定在FPGA内部横向相邻的查找表单元中，将不同的基本延时单元分别固定在FPGA内部纵向相邻的查找表单元中，使延时精度可控。
2.根据权利要求1所描述的基于FPGA的纳秒级数字可编程延时电路，其特征在于：二选一选择器由FPGA的查找表实现，从而实现系统延时时间最小。
3.根据权利要求1所描述的基于FPGA的纳秒级数字可编程延时电路，其特征在于：基本延时单元由FPGA的查找表实现，可实现纳秒级精确延时。
4.根据权利要求1所描述的基于FPGA的纳秒级数字可编程延时电路，其特征在于：将延时电路进行拓展，增加可编程延时单元的个数，即增加纵向延时单元的个数，并同比例增加二选一选择器，可实现任意时间延时电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京理工大学，未经南京理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210481603.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：风机部件的寿命预测方法及系统
- 下一篇：一种药片计数器
