[发明专利]一种高迁移率III-V族半导体MOS场效应晶体管

权利要求书

1.一种高迁移率III-V族金属氧化物半导体场效应晶体管，其特征在于，包括：

单晶衬底(101)；

在所述单晶衬底(101)上形成的缓冲层(102)；

在所述缓冲层(102)中形成的平面掺杂层(103)；

在所述缓冲层(102)上形成的高迁移率沟道层(104)；

在所述高迁移率沟道层(104)上形成的掺杂界面控制层(105)；

在所述掺杂界面控制层(105)上形成的高掺杂半导体层(106)；

在所述高掺杂半导体层(106)上形成的窄带隙欧姆接触层(107)；

在所述窄带隙欧姆接触层(107)上形成的源金属电极(108)和漏金属电极(112)；

在所述源金属电极(108)和漏金属电极(112)中间对所述窄带隙欧姆接触层(107)和所述高掺杂半导体层(106)进行刻蚀，并刻蚀至所述掺杂界面控制层(105)表面而形成的栅槽结构(109)；

形成于所述栅槽结构(109)内表面的高K栅介质(110)；以及

形成于高K栅介质(110)上的栅金属电极(111)。

2.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述单晶衬底(101)是硅衬底、锗衬底、砷化镓衬底、磷化镓衬底或磷化铟衬底。

3.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述缓冲层(102)用于释放所述单晶衬底(101)与所述高迁移率沟道层(104)之间晶格失配应力，所述缓冲层(102)由III-V族半导体及其多元合金材料构成，其电学性能为绝缘或者半绝缘材料，且所述缓冲层(102)的禁带宽度大于所述高迁移率沟道层(104)的禁带宽度。

4.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述平面掺杂层(103)形成于所述缓冲层(102)中，所述的平面掺杂层(103)为N型掺杂或P型掺杂，从所述平面掺杂层(103)到缓冲层(102)与高迁移率沟道层(104)界面处的距离为1～10纳米。

5.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述高迁移率沟道层(104)采用III-V族半导体薄层材料，该III-V族半导体薄层材料包括由砷化镓、磷化铟、锑化铟、砷化铟或锑化镓构成的群组中的任一种化合物，以及该群组中多个化合物的多元合金；该高迁移率沟道层(104)包含一种III-V族半导体或者多种III-V族半导体的多元合金，或者包含由多种III-V族半导体及其合金薄层组合而成的复合沟道。

6.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述掺杂界面控制层(105)的禁带宽度大于所述高迁移率沟道层(104)，其晶格为匹配或者赝配关系，并且其能带具有第一类量子阱的对准关系，电子或者空穴在所述高迁移率沟道层(104)中具有量子限制效应；所述掺杂界面控制层(105)的厚度范围介于1nm到20nm之间，所述掺杂界面控制层(105)的掺杂浓度在从10¹⁶到10¹⁹cm^-3量级；所述掺杂界面控制层(105)采用III-V族半导体薄层材料，该III-V族半导体薄层材料包括由磷化铟、磷化镓、磷化铝和砷化铟构成的群组中的任一种化合物，以及该群组中多个化合物的多元合金。

7.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述高掺杂半导体层(106)采用重掺杂的III-V半导体材料来降低源漏寄生电阻，所述的窄带隙欧姆接触层(107)的禁带宽度从下至上逐渐变小，且所述窄带隙欧姆接触层(107)在表面处的禁带宽度最小。

8.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述栅槽结构(109)形成于所述源金属电极(108)和漏金属电极(112)的中间，采用选择性腐蚀技术使栅槽刻蚀自动终止于所述掺杂界面控制层(105)表面。