[发明专利]一种多处理器拼接同步显示系统

权利要求书

1.一种多处理器拼接同步显示系统，其特征在于包括包括一台或多台级联串联的多屏主机同步系统，所述多屏主机同步系统包括顺次连接的环入时钟模块、环入时钟解码模块、本地时钟同步产生源模块、环出时钟驱动模块和环出时钟模块，还包括与本地时钟同步产生源模块连接的发生源判断电路和显卡同步信号接口，其本地时钟同步产生源模块的输出端与显卡同步信号接口连接；

其中环入时钟模块环入本地或异地同步时钟信号，当为异地同步时钟信号时，环入时钟解码模块对异地同步时钟信号进行解码后通过本地时钟同步产生源模块输入发生源判断电路，否则直接通过本地时钟同步产生源模块输入发生源判断电路；

发生源判断电路确定是否驱动本地同步时钟信号产生源模块，当发生源判断电路驱动本地同步时钟信号产生源模块工作，本地同步时钟信号产生源模块产生基准同步时钟信号输送至显卡同步信号接口，并输送至环出时钟驱动模块驱动环出时钟模块；当发生源判断电路不驱动本地同步时钟信号产生源模块工作时，本地同步时钟信号产生源模块将同步时钟信号输送至显卡同步信号接口。

2.根据权利要求1所述多处理器拼接同步显示系统，其特征在于所述发生源判断电路为Master/Slave Timing发生源判断电路。

3.根据权利要求2所述多处理器拼接同步显示系统，其特征在于所述Master/Slave Timing发生源判断电路判断为本地为Master Timing状态时，则驱动所述本地同步时钟信号产生源模块产生基准同步时钟信号输出给所述显卡同步信号接口，且基准同步时钟信号通过所述环出时钟驱动模块输出至下一级多屏主机同步系统；

所述Master/Slave Timing发生源判断电路判断本地为Slave Timing状态时，所述本地同步时钟信号产生源模块接收所述环入时钟解码模块的同步时钟解码信号后输出给所述显卡同步信号接口，并通过所述环出时钟驱动模块驱动所述环出时钟模块。

4.根据权利要求3所述多处理器拼接同步显示系统，其特征在于所述Master/Slave Timing发生源判断电路判断为本地为Master Timing状态时，所述本地同步时钟信号产生源模块是由晶振电路产生基准同步时钟的。

5.根据权利要求4所述多处理器拼接同步显示系统，其特征在于所述环入时钟模块为CAT接口环入时钟模块，环出时钟模块为CAT接口环处时钟模块。

6.根据权利要求5所述多处理器拼接同步显示系统，其特征在于所述一台多屏主机同步系统对应8个显卡同步信号接口。