[发明专利]硅通孔的射频测试结构及寄生提取方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种硅通孔的射频测试结构。本发明还涉及一种硅通孔的射频测试结构的寄生提取方法。

背景技术

硅通孔（Through Si via，TSV）工艺是一种新兴的集成电路制作工艺，将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC布局从传统二维并排排列发展到更先进三维堆叠，这样元件封装更为紧凑，通过缩短芯片引线距离，可以极大的提高电路的频率特性和功率特性。硅通孔工艺应用广泛，适合用作多方面器件性能提升。如将其用于无线局域网与手机中功率放大器，将极大的提高电路的频率特性和功率特性。

评价硅通孔的主要参数是寄生电感和寄生电阻，由于寄生电感和寄生电阻比较小，对测试的要求非常高。目前业界常用的测试结构使用两个TSV串联的方法来测试并提取，如图1A所示，是现有硅通孔的射频测试结构的俯视图；现有硅通孔的射频测试结构101包括由一信号端102a和两个地端102b组成呈地-信号-地（GSG）结构的端口一，以及由一信号端103a和两个地端103b组成呈地-信号-地（GSG）结构的端口二，信号端102a、103a以及地端102b、103b都是由金属刻蚀形成。信号端102a和金属条104a相连，信号端102b和金属条104b相连。如图1B所示，是沿图1A中的CC’线的剖面图；第一个TSV105a和第二个TSV105b设置在信号端102a和信号端103a之间，其中第一个TSV105a的顶部和金属条104a相连，第二个TSV105b的顶部和金属条104b相连，第一个TSV105a和第二个TSV105b的底部都和底部金属106相连。通过在信号端102a和信号端103a之间加入射频信号实现对两个TSV105a和105b的测试。

现有硅通孔的射频测试结构还要包括一个开路去嵌结构和一个通路去嵌结构，如图1C所示，是现有硅通孔的射频测试结构的开路去嵌结构的俯视图；开路去嵌结构107包括由一信号端108a和两个地端108b组成呈地信号地（GSG）结构的端口一，以及由一信号端109a和两个地端109b组成呈地-信号-地（GSG）结构的端口二。开路去嵌结构107和射频测试结构101的区别在于：开路去嵌结构107的信号端108a和信号端109a没有TSV以及和TSV连接的金属条和背面金属。

如图1D所示，是现有硅通孔的射频测试结构的通路去嵌结构的俯视图；通路去嵌结构110包括由一信号端111a和两个地端111b组成呈地-信号-地（GSG）结构的端口一，以及由一信号端112a和两个地端112b组成呈地-信号-地（GSG）结构的端口二。通路去嵌结构110和开路去嵌结构107的区别在于：通路去嵌结构110的信号端108a和信号端109a还连接由金属条113。

上述现有结构能够提取到比较精确的寄生电感和寄生电阻，但是也存在着一些缺陷，导致测试结果会有一定误差，两个TSV串联后会产生互感，这部分很难去除，虽然可以通过加大两个TSV之间的距离的方法来减小或消除互感影响，但是这也会增加两个TSV背面连接部分的寄生电阻，而且还会增加面积；另外从去嵌方面看，该方法需要配备一个开路结构和一个通路结构，去嵌结构多，占用芯片的面积也多，成本较高。

发明内容

本发明所要解决的技术问题是提供一种硅通孔的射频测试结构，能提高硅通孔的寄生电阻和寄生电感的测试的准确性，能减少测试结构的面积，降低工艺成本。为此，本发明还提供一种硅通孔的射频测试结构的寄生提取方法。

为解决上述技术问题，本发明提供的硅通孔的射频测试结构由测试结构一和开路去嵌结构二组成。

所述测试结构一包括端口一和端口二，所述端口一和所述端口二都分别由一个地-信号-地焊盘组成，所述端口一的信号端和两个地端的距离大于等于150微米，所述端口二一的信号端和两个地端的距离大于等于150微米；所述端口一的信号端和所述端口二的信号端通过顶层金属一短路连接，被测试硅通孔设置于所述端口一的信号端和所述端口二的信号端之间，所述被测试硅通孔的顶部和所述顶层金属一连接、所述被测试硅通孔的底部和形成于硅片背面的背面金属二连接；所述端口一和所述端口二的各所述地端都分别通过一接地硅通孔阵列和所述背面金属二相连。

所述开路去嵌结构二和所述测试结构一去除了所述顶层金属一和所述被测试硅通孔后的结构相同。

进一步的改进是，所述接地硅通孔阵列的面积至少为所述被测试硅通孔的面积的两倍。

进一步的改进是，所述接地硅通孔阵列和所述被测试硅通孔之间的距离为200微米以上。