[发明专利]半导体测试结构及其测试方法、检测方法有效
申请号: | 201210492219.9 | 申请日: | 2012-11-27 |
公开(公告)号: | CN103839922B | 公开(公告)日: | 2017-06-13 |
发明(设计)人: | 白凡飞;鲍宇 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L21/66 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 测试 结构 及其 方法 | ||
技术领域
本发明涉及半导体制作领域,特别涉及一种半导体测试结构及其测试方法。
背景技术
静态随机存储器(SRAM)作为挥发性存储器中的一员,具有高速度、低功耗与标准工艺相兼容等优点,广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。
图1为现有6T结构的SRAM存储器的存储单元的电路结构示意图,所述存储单元包括:第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3以及第四NMOS晶体管N4,第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2形成双稳态电路,所述第一PMOS晶体管P1和第二PMOS晶体管P2为上拉晶体管,第一NMOS晶体管N1和第二NMOS晶体管N2为下拉晶体管,第三NMOS晶体管N3和第四NMOS晶体管N4为传输晶体管,第一PMOS晶体管P1的栅极、第一NMOS晶体管N1的栅极、第二PMOS晶体管P2的漏极、第二NMOS晶体管N2的漏极、第四NMOS晶体管N4的源极电连接,形成第一存储节点11;第二PMOS晶体管P2的栅极、第二NMOS晶体管N2的栅极、第一PMOS晶体管P1的漏极、第一NMOS晶体管N1的漏极、第三NMOS晶体管N3的源极电连接,形成第二存储节点12。
第三NMOS晶体管N3和第四NMOS晶体管N4的栅极与字线WL电连接;第三NMOS晶体管N3的漏极与第一位线BL电连接,第四NMOS晶体 管N4的漏极与第二位线(互补位线)BLB电连接;第一PMOS晶体管P1的源极和第二PMOS晶体管P2的源极与电源线Vdd电连接;第一NMOS晶体管N1的源极和第二NMOS晶体管N2的源极与地线Vss电连接。
现有的SRAM存储器的集成制造工艺中,首先在半导体衬底上形成行列排布的若干存储单元,每个存储单元具有至少4个晶体管;然后形成覆盖半导体衬底和存储单元的介质层;然后在介质层中形成金属互连线、字线、位线和双镶嵌结构,所述双镶嵌结构用于将金属互连线、字线和位线与存储单元中晶体管的栅极、源极或漏极相连。
现有双镶嵌结构通过电镀工艺形成,但是随着特征尺寸的不断减小,双镶嵌结构中容易形成缺陷,从而影响最终形成的SRAM存储器的稳定性,而现有并没有有效检测双镶嵌结构是否存在缺陷的方法。
更多关于SRAM存储器的介绍请参考公开号为US2007/0241411A1的美国专利。
发明内容
本发明解决的问题是提供一种用于双镶嵌结构中缺陷的检测结构和检测方法。
为解决上述问题,本发明技术方案提供了一种半导体测试结构,包括:半导体衬底,位于半导体衬底上的底层介质层,底层介质层中具有若干第一连接结构;位于底层介质层上的中间介质层,中间介质层中具有若干呈行列分布的双镶嵌结构,每个双镶嵌结构具有第一插塞和位于第一插塞上的金属块;位于中间介质层上的顶层介质层位于,顶层介质层中具有若干第二连接结构和第三连接结构,中间介质层中的每一行中的第一个双镶嵌结构的第一插塞通过一个第一连接结构与同一行中相邻的第二个双镶嵌结构的第一插塞相连,第二个双镶嵌结构的金属块通过一个第二连接结构与同一行中相邻的 第三个双镶嵌结构的金属块相连,直至第n-1个双镶嵌结构的第一插塞通过一个第一连接结构与同一行中相邻的第n个双镶嵌结构的第一插塞相连,构成一条串联的子测试链,第三连接结构将相邻的子测试链的首端和首端相连,尾端和尾端相连,使若干条子测试链串联,构成半导体测试结构。
可选的,所述双镶嵌结构的金属块的长度和宽度的比值范围为1:1~6:1。
可选的,所述行列分布的双镶嵌结构中,不同双镶嵌结构的金属块的面积不相同。
可选的,所述行列分布的双镶嵌结构中,双镶嵌结构的金属块的排布方向相同或不同,金属块的长度和宽度的比值相同或不同。
可选的,行列分布的双镶嵌结构中,每一行中的双镶嵌结构的金属块的长度和宽度的比值相同,每一行中相邻的双镶嵌结构的金属块的排布方向相同。
可选的,行列分布的双镶嵌结构中,每一行中的相邻的双镶嵌结构的金属块的长度和宽度的比值相同,且每一行中相邻的双镶嵌结构的金属块的排布方向不相同。
可选的,相邻行中对应位置的双镶嵌结构的金属块的排布方向相同或不相同。
可选的,行列分布的双镶嵌结构中,每一行中双镶嵌结构的金属块的长度和宽度的比值不相同,相邻行中对应位置的双镶嵌结构的金属块的排布方向相同或不相同。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210492219.9/2.html,转载请声明来源钻瓜专利网。