[发明专利]承载电路板、承载电路板的制作方法及封装结构在审
申请号: | 201210494005.5 | 申请日: | 2012-11-28 |
公开(公告)号: | CN103857210A | 公开(公告)日: | 2014-06-11 |
发明(设计)人: | 胡文宏 | 申请(专利权)人: | 宏启胜精密电子(秦皇岛)有限公司;臻鼎科技股份有限公司 |
主分类号: | H05K3/46 | 分类号: | H05K3/46;H05K3/42;H05K1/02;H05K1/11;H01L23/498;H01L23/14 |
代理公司: | 深圳市鼎言知识产权代理有限公司 44311 | 代理人: | 哈达 |
地址: | 066000 河北省*** | 国省代码: | 河北;13 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 承载 电路板 制作方法 封装 结构 | ||
技术领域
本发明涉及电路板制作领域,尤其涉及一种承载电路板、承载电路板的制作方法及封装结构。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880,IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。常见的电路板的外层导电线路的焊盘暴露在电路板的同一侧,且暴露于同一侧的焊盘处于同一平面上。当芯片构装于暴露在外的焊盘上时,焊盘均位于芯片的下方,从而增加了具有芯片的电路板的高度,扩大了具有芯片的电路板的体积。
发明内容
因此,有必要提供一种承载电路板、承载电路板的制作方法及封装结构,可以得到具有收容槽的电路板,以使得采用所述电路板形成封装结构时,至少部分芯片收容于所述收容槽中,从而减少封装结构的厚度,缩小封装结构的体积。
一种承载电路板的制作方法,包括步骤:提供芯层电路基板,所述芯层电路基板包括电路基底、第一导电线路层及可剥离保护层,所述可剥离保护层形成于第一导电线路层表面,所述第二导电线路层包括多个第一电性接触垫;提供支撑板、绝缘基板及介电胶片,所述绝缘基板内形成有与芯层电路基板形状对应的开孔,所述开孔的横截面积大于芯层电路基板的横截面积;将芯层电路基板及绝缘基板设置于支撑板的一侧,使得所述可剥离保护层与支撑板相接触,所述芯层电路基板收容于所述开孔内,所述介电胶片位于芯层电路基板及绝缘基板远离支撑板的一侧,形成堆叠结构;压合所述堆叠结构,使得部分介电胶片填充至开孔内以连接芯层电路基板及绝缘基板,所述介电胶片、芯层电路基板及绝缘基板共同构成电路基板;分离所述支撑板与电路基板;在所述绝缘基板远离所述介电胶片的表面形成多个第二电性接触垫,在所述介电胶片远离所述绝缘基板的表面形成多个二外层导电线路层;以及去除所述可剥离保护层,形成一收容槽,所述第一电性接触垫从所述收容槽底部露出,得到承载电路板。
一种封装结构,其包括第一芯片及所述的承载电路板,所述第一芯片通过第一焊球与收容槽内的第一电性接触垫相互连接。
一种承载电路板,其包括芯层电路基板、绝缘基板、介电胶片、第一外层导电线路层及第二外层导电线路层,所述绝缘基板内具有与芯层电路基板相对应的开孔,第一开孔的横截面积大于芯层电路基板的横截面积,所述芯层电路基板收容于所述开孔内,所述介电胶片连接于芯层电路基板及绝缘基板的一侧表面,并形成于开孔内,以填充绝缘基板与芯层电路基板之间的空隙,所述第一外层导电线路层形成于绝缘基板远离介电胶片的表面,所述第二外层导电线路层形成于介电胶片的表面,承载电路板具有收容槽,所述芯层电路基板的第一电性接触垫从所述收容槽露出。
与现有技术相比,本技术方案提供的电路板及其制作方法,先提供一个具有第一导电线路图形的芯层电路基板及一个形成有开孔的绝缘基板,然后采用介电胶片将芯层电路基板及绝缘基板相互连接,而后再制作形成外层导电线路层。由于芯层电路基板内的导电线路与外层的导电线路分开制作,可以使得芯层电路基板的导电线路采用细线路,而外层的导电线路可以采用相对较粗的线路,不仅实现了细线路电路板的功能,而且避免了在无需形成细线路区域仍需要技术复杂且制程昂贵的细线路制作技术来形成导电线路的可能,减少了电路板的制作工艺,降低了电路板的制成成本。另外,在制作过程中,采用的绝缘基板的厚度大于芯层电路基板的厚度,当芯层电路基板收容于绝缘基板的开孔后,形成一个收容槽。所述的电路承载板在进行封装时,可以使得封装于其上的芯片部分或者全部收容于所述收容槽内,从而可以减小封装后的封装结构的尺寸。
附图说明
图1是本技术方案提供的芯层电路基板的剖面示意图。
图2及图3为本技术方案提供的绝缘基板的剖面示意图。
图4为本技术方案提供的支撑板的剖面示意图。
图5为本技术方案提供的介电胶片的剖面示意图。
图6为堆叠所述芯层电路基板、绝缘基板、支撑板及介电胶片形成堆叠结构后的剖面示意图。
图7为压合所述堆叠结构得到两个电路基板后的剖面示意图。
图8为将两个电路基板与支撑板分离后的剖面示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宏启胜精密电子(秦皇岛)有限公司;臻鼎科技股份有限公司,未经宏启胜精密电子(秦皇岛)有限公司;臻鼎科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210494005.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种保护渣筛分机
- 下一篇:多层电路板及其制作方法