[发明专利]一种在p型Ge衬底制备n+/p型超浅结的方法

说明书

技术领域

本发明涉及半导体技术领域，具体涉及一种在p型Ge衬底制备n+/p型超浅结的方法。

背景技术

对于Ge基MOSFET来说，器件尺寸缩减已经成为其发展的主要驱动力之一。结深与栅长不断地减小不仅能够获得更快的晶体管速度，还能实现更高的封装密度。其中，实现Ge基结构纳米尺度的掺杂，在源漏扩展区制备超浅结，是一种不错的努力方向。超浅结的结深一般是介于1纳米至100纳米之间。

传统的离子注入工艺局限于很难将注入范围控制在纳米尺度，空间分布相对随机以及与纳米结构材料不兼容。另一方面，固体源扩散工艺难以获取较理想的均匀性和控制掺杂剂的计量。且离子注入容易引起损伤、沟道效应、屏蔽效应。

为了解决传统工艺带来的问题以及达到如此精妙的控制，自限制与自组装工艺的集成是一种不错的选择。其中，单分子层掺杂(monolayer doping，MLD)一种易于实施、可靠的方法，就是利用晶体Ge丰富的表面化学作用和自限制单分子层构建反应。MLD工艺对于不同纳米结构材料的p型和n型掺杂都同样适用，不论是自顶向下或者是自底向上技术也同样适用。这种方法一项重要的特性就是，它利用自限制反应在Ge的表面形成一个高度统一的单分子层，即一层附属的包含掺杂元素的分子层。接着，通过快速退火步骤，形成纳米尺度掺杂的分布。单位区域内掺杂剂浓度可以通过前驱分子的大小来调谐，越小的分子可以实现越高的浓度。而快速退火的时间和温度则主要影响着超浅结的结深。

所以，可以通过将硫源的选择和快速退火的条件控制相结合，以满足不同掺杂浓度和掺杂分布的要求。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种在p型Ge衬底制备n+/p型超浅结的方法，以解决在Ge衬底结构上实现纳米尺度的浅掺杂，并满足不同掺杂分布的要求。

(二)技术方案

为达到上述目的，本发明提供了一种在p型Ge衬底制备n+/p型超浅结的方法，包括：

步骤1：去除p型Ge衬底表面的自然氧化层，以形成激活的Ge表面；

步骤2：对激活的Ge表面进行硫钝化处理，利用Ge表面化学吸附作用构成Ge表面的硫吸附层；

步骤3：在Ge衬底上低温外延或者生长帽层；

步骤4：采用快速退火工艺将硫吸附层中的硫原子扩散进Ge衬底内；

步骤5：腐蚀掉帽层从而得到硫掺杂的n+/p型超浅结。

上述方案中，步骤1中所述p型Ge衬底是p型Ge、GOI以及外延Ge半导体衬底中的一种。

上述方案中，步骤2中所述对激活的Ge表面进行硫钝化处理，采用的硫源是(NH₄)₂S、(NH₄)₂Sx、Na₂S、H₂S中的一种或多种的任意混合物。

上述方案中，步骤2中所述对激活的Ge表面进行硫钝化处理，在常温下进行硫钝化处理的时间为1分钟～3小时。

上述方案中，步骤3中所述帽层采用的材料是Al₂O₃、SiO₂、Si₃N₄中的一种或多种组合。所述帽层材料采用低温生长，使用原子层沉积、化学气相沉积或者分子束外延方法，帽层厚度为1nm～100nm。

上述方案中，步骤4中所述快速退火工艺的时间为1秒～3分钟，温度范围200℃～850℃。

上述方案中，步骤5中所述腐蚀掉帽层，采用干法或湿法腐蚀。

上述方案中，该方法适用于制作Ge基的MOS电容、MOSFET、FinFET器件以及含有p-n结的Ge基器件。

(三)有益效果

本发明提供了一种简单易行、控制方便的在p型Ge衬底制备n+/p型超浅结的方法，这种方法能够实现在Ge衬底上的n+/p型超浅结，且工艺设备较为简单，耗费较小，易于进行大规模操作，解决了在Ge衬底结构上实现纳米尺度的浅掺杂，并满足了不同掺杂分布的要求。且不论是自顶向下或者是自底向上技术同样适用，此种制作超浅结的方法还适用于制作Ge基MOS电容、FinFET器件以及其他含p-n结的Ge基器件。

附图说明

图1是依照本发明实施例的在p型Ge衬底制备n+/p型超浅结的方法流程图；

图2a至图2e是依照本发明实施例的在p型Ge衬底制备n+/p型超浅结的工艺流程图；