[发明专利]VLIW处理器、指令结构和指令执行方法

权利要求书

1.一种超长指令字VLIW处理器，包括:

第一比较运算单元；

第二比较运算单元；

第一运算单元；

第二运算单元；

第三运算单元；以及

寄存器，其中

所述第一比较运算单元接收第一比较运算信号、第一输入信号和第二输入信号，对所述第一输入信号和所述第二输入信号执行由所述第一比较运算信号指示的比较运算并且输出该比较运算的结果，

所述第二比较运算单元接收第二比较运算信号、第三输入信号和第四输入信号，对所述第三输入信号和所述第四输入信号执行由所述第二比较运算信号指示的比较运算并且输出该比较运算的结果，

所述第一运算单元接收第一控制信号、所述第一比较运算单元的比较结果以及已经保存于所述寄存器内的值，并且根据所述第一控制信号将所述第一比较运算单元的比较结果、所述第一比较运算单元的比较结果和所述寄存器的值的与值以及所述第一比较运算单元的比较结果和所述寄存器的值的或值之一作为第一运算结果输出，

所述第二运算单元接收第二控制信号、所述第二比较运算单元的比较结果以及已经保存于所述寄存器内的值，并且根据所述第二控制信号将所述第二比较运算单元的比较结果、所述第二比较运算单元的比较结果和所述寄存器的值的与值以及所述第二比较运算单元的比较结果和所述寄存器的值的或值之一作为第二运算结果输出，

所述第三运算单元接收第三控制信号、所述第一运算结果和所述第二运算结果，并且根据所述第三控制信号将所述第一运算结果、所述第一运算结果和所述第二运算结果的与值以及所述第一运算结果和所述第二运算结果的或值之一作为执行结果输出到所述寄存器，以及

所述寄存器重新保存并输出接收自所述第三运算单元的所述执行结果。

2.根据权利要求1所述的VLIW处理器，还包括用于执行包括第一比较指令、第一合成标记、第二比较指令、第二合成标记和第三合成标记的一个VLIW指令的控制单元，所述第一合成标记对应于所述第一比较指令并且指示“无需合成”、“与”和“或”之一，所述第二合成标记对应于所述第二比较指令并且指示“无需合成”、“与”和“或”之一，所述第三合成标记指示“与”和“或”之一，其中

所述控制单元将作为所述第一比较运算信号、所述第一输入信号和所述第二输入信号的分别指示包含于所述第一比较指令内的比较算子和两个输入操作数的若干信号分别输出到所述第一比较运算单元，

所述控制单元将作为所述第二比较运算信号、所述第三输入信号和所述第四输入信号的分别指示包含于所述第二比较指令内的比较算子和两个输入操作数的若干信号分别输出到所述第二比较运算单元，并且

所述控制单元将与所述第一合成标记对应的所述第一控制信号、与所述第二合成标记对应的所述第二控制信号以及与所述第三合成标记对应的所述第三控制信号分别输出到所述第一运算单元、所述第二运算单元和所述第三运算单元。

3.根据权利要求2所述的VLIW处理器，其中当所述第二比较指令为空时或者当所述第三合成标记为空时，所述控制单元将与所述第一比较指令对应的第一比较运算信号、所述第一输入信号和所述第二输入信号输出到所述第一比较运算单元，并且将用于指示所述第一运算结果被作为所述执行结果输出的所述第三控制信号输出到所述第三运算单元。

4.根据权利要求1所述的VLIW处理器，其中

所述第一运算单元包括:

第一与门和第一或门，所述第一与门和所述第一或门中的每一个被配置用于接收所述第一比较运算单元的比较结果与已经保存于所述寄存器内的值；以及

第一选择器，用于接收所述第一控制信号、所述第一比较运算单元的比较结果、所述第一与门的输出以及所述第一或门的输出，并且

所述第一选择器根据所述第一控制信号选择三个输入之一作为所述第一运算结果，并且输出所选择的输入。

5.根据权利要求1所述的VLIW处理器，其中

所述第二运算单元包括:

第二与门和第二或门，所述第二与门和所述第二或门中的每一个被配置用于接收所述第二比较运算单元的比较结果与已经保存于所述寄存器内的值；以及

第二选择器，用于接收所述第二控制信号、所述第二比较运算单元的比较结果、所述第二与门的输出以及所述第二或门的输出，并且

所述第二选择器根据所述第二控制信号选择三个输入之一作为所述第二运算结果，并且输出所选择的输入。