[发明专利]VLIW处理器、指令结构和指令执行方法

说明书

相关申请的交叉引用

本申请基于并且要求在2011年11月30日提交的日本专利申请No.2011-262706的优先权益，并在此通过引用并入该专利申请No.2011-262706的全部公开内容。

技术领域

本发明涉及包括多个比较指令的VLIW指令，以及用于执行VLIW指令的技术。

背景技术

使用VLIW（超长指令字）指令的处理器（VLIW处理器）能够在一个周期内执行多个指令，并因此被应用于各个领域。

例如，在图像处理中，处理需要复杂的条件判断，例如，边缘检测，在该边缘检测中邻近像素的值被比较以确定所感兴趣的像素的值。表达式（1）示出了边缘检测滤波器的处理实例。

res=(val>c&&(val>b||val==b&&(sc==0||sc==2)))?1:0;  （1）

在表达式（1）中的标记“?”之前的项内，每个字母都代表一个变元（argument），而每个值都代表一个直接值（immediate）。另外，“&&”和“||”分别代表“与（AND）”和“或（OR）”，并且等号和不等号中的每个都代表比较处理。假定在标记“?”之前的且在表达式（1）的右侧的项是X，则表达式（1）代表其中“1”在X为真时被作为值“res”来输出的处理，以及代表其中“0”在X为假时被作为值“res”来输出的处理。

图18示出了用来通过使用分支指令在VLIW处理器中实现表达式（1）所示的处理的程序的实例。

例如，如同图19的程序所示，下面的表达式（2）所示的处理同样能够通过使用分支指令在VLIW处理器中实现。

res=((d01==0)&&(d11!=0))&&(((d02!=0)&&(d12==0))||((d00!=0)&&(d10==0)))  （2）

例如，如同图18的程序的第二到第四行以及图19的程序的第二到第三行所示，一个分支指令（brf）和一个比较指令（cmp）并行执行。与在一个周期内只能够执行一个指令的处理器相比，这提高了处理效率。

但是，一般地，存在着要耗费大量的时间来执行分支指令的问题。例如，如果分支开销（branch penalty）是两个周期，则需要九个周期来执行图18所示的程序，并且需要12周期来执行图19所示的程序。

人们已经从各种角度提出了用于VLIW处理器的技术。

例如，日本未经审查的专利申请公开No.10-27102公开了用于通过使用断言寄存器（predicate register）来消除条件分支的技术。

应用了这种技术的VLIW处理器包括被设置为与包含于单个VLIW指令内的多个运算指令字段中的一个或更多个对应的多个运算单元。每个运算单元都包括：用于执行由相应的一个或更多个运算指令字段指示的运算的运算电路；用于存储用来确定是否执行运算电路的运算的值的寄存器（断言寄存器）；以及存储装置，用于响应于预定指令将通过评估预定指令的运算结果所获得的全部值都写入到所有运算单元中的寄存器内。在每个运算单元内的运算电路根据写入断言寄存器内的值来确定是否执行在以上所述的断言寄存器内指定的运算指令。

日本未经审查的专利申请公开No.07-302199公开了其中通用的积和电路被并行地设置于VLIW处理器内并且复杂的条件判断（综合测试）在一个周期内执行以由此实现条件分支的技术。

日本未经审查的专利申请公开No.2008-146544公开了用于将多个条件代码组合成单个条件代码集的技术，该多个条件代码通过在多个周期内的操作获得。

专利申请No.2003-520360的PCT国际公开的已出版的日文译本公开了用于获得由当前比较指令与前一周期内的比较指令生成的状态信息的布尔组合的结果的技术。

发明内容

在日本未经审查的专利申请公开No.10-27102中公开的技术使用断言寄存器来代替条件分支。这种技术在减少寄存器文件于运算单元之间的转移次数方面是有效的。但是，在表达式（1）和表达式（2）所示的使用具有复杂的层次结构的条件判断语句的情形中，效率提高的效果是有限的。