[发明专利]氮化镓基3D垂直结构发光二极管的制作方法有效
申请号: | 201210505932.2 | 申请日: | 2012-11-30 |
公开(公告)号: | CN102969411A | 公开(公告)日: | 2013-03-13 |
发明(设计)人: | 谢海忠;张扬;杨华;李璟;刘志强;伊晓燕;王军喜;王国宏;李晋闽 | 申请(专利权)人: | 中国科学院半导体研究所 |
主分类号: | H01L33/00 | 分类号: | H01L33/00 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 汤保平 |
地址: | 100083 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 氮化 垂直 结构 发光二极管 制作方法 | ||
技术领域
本发明属于半导体技术领域,特别是一种氮化镓基3D垂直结构发光二极管的制作方法。
背景技术
LED照明是新一代固体冷光源,具有低能耗、寿命长、易控制、安全环保等特点,是理想的节能环保产品,适用各种照明场所。从LED的结构上讲,可以将GaN基LED划分为正装结构、倒装结构和垂直结构。目前比较成熟的III族氮化物多采用蓝宝石材料作为衬底,由于蓝宝石衬底的绝缘性,所以普通的GaN基LED采用正装结构。垂直结构LED凭借它适宜在大驱动电流下工作而获得高流明输出功率的优势,从而可获得高的性价比。因此,GaN基垂直结构LED是市场所向,是半导体照明发展的必然趋势,必将逐步成为主流产品。
垂直结构的LED需要至少一根金线,从而与外界电源相连接,每根金线本身及其焊点是良品率和可靠性降低的原因之一,金线所占用的空间增大了垂直氮化镓基LED的封装产品的厚度。
3D垂直结构LED所有的制造工艺都是在晶片(wafer)水平进行的。由于无需打金线与外界电源相联结,采用通孔垂直结构的LED芯片的封装的厚度降低。因此,可以用于制造超薄型的器件,如背光源等。由于无需打金线,良品率和可靠性均提高。在封装前进行老化,对老化后合格的芯片进行封装,降低生产成本。特别是chip-on-board(COB)形式的器件,可以极大的提高良品率和降低生产成本。
发明内容
本发明的主要目的在于提供一种氮化镓基衬底光子晶体发光二极管及其制作方法,其是在发光二极管芯片工艺制作中,对氮化镓基发光二极管衬底用激光加工成横向光子晶体,可以大大提高出光效率,使得发光二极管外量子效率提升,特别适合大尺寸功率型晶粒的制作。
为达到上述目的,本发明提供一种氮化镓基3D垂直结构发光二极管的制作方法,包括以下步骤:
步骤1:在衬底上依次生长N型掺杂层、多量子阱发光层、P型掺杂层和ITO层;
步骤2:减薄衬底;
步骤3:在ITO层上面蒸度氧化硅保护膜;
步骤3:在衬底背面蒸度二氧化硅膜,并做出图形,腐蚀掉二氧化硅膜,形成外延片;
步骤4:刻蚀掉衬底上一侧的N型掺杂层、多量子阱发光层、P型掺杂层和ITO层,形成台面;
步骤5:将刻蚀后的外延片衬底放入浓硫酸和浓磷酸混合液中腐蚀,在衬底的背面腐蚀出沟槽;
步骤6:用激光器在台面上打通孔;
步骤7:在衬底上的N型掺杂层、多量子阱发光层、P型掺杂层和ITO层的侧壁及通孔的侧壁制作绝缘层;
步骤8:在绝缘层上制作导电层,该导电层便覆盖部分ITO层;
步骤9:在ITO层的中心处制作P型电极,该P型电极与导电层连接;
步骤10:在衬底背面蒸度N电极,完成制备。
附图说明
为进一步说明本发明的具体技术内容,以下结合实施例及附图详细说明如后,其中:
图1是本发明的制作流程图;
图2是本发明的结构剖面图;
图3是图2的俯视图。
具体实施方式
请参阅图1、图2及图3所示,本发明提供一种氮化镓基3D垂直结构发光二极管的制作方法,包括以下步骤:
步骤1:一衬底21,其中衬底21的材料为蓝宝石、Si、SiC、GaAs或玻璃,该衬底21下面的沟槽211的形状为V字形或矩形,沟槽211的深度与衬底相同,生长N型掺杂层22、其中N型掺杂层22的材料为N--GaN,厚度为1-5um。依次生长多量子阱发光层23,其中多量子阱发光层23的材料为InGaN,厚度为50-500nm。再生长P型掺杂层24,其中P型掺杂层24的材料为的材料为P--GaN,厚度为200-500nm。最后生长ITO层25,其中ITO层25的材料为95%的InO2,5%SnO2,厚度为10-1000nm。
步骤2:减薄衬底21;
步骤3:在ITO层25上面蒸度氧化硅保护膜;
步骤3:在衬底21背面蒸度二氧化硅膜,并做出图形,腐蚀掉二氧化硅膜,形成外延片;
步骤4:刻蚀掉衬底21上一侧的N型掺杂层22、多量子阱发光层23、P型掺杂层24和ITO层25,形成台面210;
步骤5:将刻蚀后的外延片衬底放入浓硫酸和浓磷酸混合液中腐蚀,其中浓硫酸∶浓磷酸=3∶1,温度为200-330℃,腐蚀时间为2-10小时。在衬底21的背面腐蚀出沟槽211;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210505932.2/2.html,转载请声明来源钻瓜专利网。