[发明专利]半导体存储器

权利要求书

1.一种半导体存储器，包括：

衬底和形成于所述衬底中的第一漏极区、源极区和第二漏极区，所述源极区位于所述第一漏极区和第二漏极区之间；

第一字线，位于所述第一漏极区和源极区之间的衬底上；

第二字线，位于所述第二漏极区和源极区之间的衬底上；

源极线，位于所述源极区上；

第一浮栅，位于所述第一字线和源极线之间的衬底上，所述第一浮栅部分位于所述源极区上；

第一擦除栅，位于所述第一浮栅上；

第二浮栅，位于所述第二字线和源极线之间的衬底上，所述第二浮栅部分位于所述源极区上；

第二擦除栅，位于所述第二浮栅上；以及

介质层，所述介质层形成于衬底、第一字线、第二字线、源极线、第一浮栅、第一擦除栅、第二浮栅及第二擦除栅中相邻的两两结构之间；

所述介质层包括字线氧化介质层，所述字线氧化介质层形成于所述第一字线与所述衬底之间以及所述第二字线与所述衬底之间，所述字线氧化介质层的厚度为

在擦除、编程或读取阶段时，对擦除栅、位线、源极线、字线分别施加不同的电压值，以完成对所述半导体存储器的擦除、编程或读取操作。

2.如权利要求1所述的半导体存储器，其特征在于，所述半导体存储器还包括，

第一位线，形成于所述第一漏极区上；

第一隔离层，形成于所述第一字线和所述第一位线之间；

第二位线，形成于所述第二漏极区上；

第二隔离层，形成于所述第二字线和所述第二位线之间。

3.如权利要求2所述的半导体存储器，其特征在于，所述第一隔离层和所述第二隔离层的材质为氮化硅或氮氧化硅。

4.如权利要求1至3中任意一项所述的半导体存储器，其特征在于，所述介质层的材质为氧化层。

5.如权利要求4所述的半导体存储器，其特征在于，所述字线氧化介质层的厚度为

6.如权利要求4所述的半导体存储器，其特征在于，所述介质层还包括隧穿氧化层，所述隧穿氧化层形成于所述第一浮栅和第一擦除栅之间以及第二浮栅和第二擦除栅之间。

7.如权利要求6所述的半导体存储器，其特征在于，所述隧穿氧化层的厚度为

8.如权利要求1或2所述的半导体存储器，其特征在于，所述半导体存储器为一分栅式闪存单元。

9.如权利要求8所述的半导体存储器，其特征在于，所述半导体存储器在擦除阶段时，所述擦除栅的电压为8V～15V，所述位线的电压为0V，所述源极线的电压为0V，所述字线的电压为0V。

10.如权利要求9所述的半导体存储器，其特征在于，所述半导体存储器在擦除阶段时，所述擦除栅的电压为12V。

11.如权利要求8所述的半导体存储器，其特征在于，所述半导体存储器在读取阶段时，所述擦除栅的电压为0V，所述源极线的电压为0V，所述字线的电压为0.8V～1.5V，所述位线的电压为0.5V～1.2V。

12.如权利要求11所述的半导体存储器，其特征在于，所述半导体存储器在读取阶段时，所述字线的电压为1.2V，所述位线的电压为0.8V。

13.如权利要求8所述的半导体存储器，其特征在于，所述半导体存储器在编程阶段时，所述擦除栅的电压为0V，所述源极线的电压为5V～12V，所述字线的电压为1.0V～1.8V，所述位线的电压为编程电压。

14.如权利要求13所述的半导体存储器，其特征在于，所述半导体存储器在编程阶段时，所述源极线的电压为8V，所述字线的电压为1.4V。

15.如权利要求13所述的半导体存储器，其特征在于，所述编程电压为0.3V～0.5V。

16.如权利要求15所述的半导体存储器，其特征在于，所述编程电压为0.4V。