[发明专利]半导体存储器

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体存储器。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候，由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大的挑战。一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。但是由于分栅式闪存相对于堆叠栅闪存多了一个字线从而使得芯片的面积也会增加，为了把较高组装密度的存储器单元引进半导体存储器件，存储器件电路的设计布局也必须随之而采用越来越小的尺寸。为了解决由存储器单元的高密度组装所引起的各种问题，必须改进半导体存储器件的结构，以实现更加小型化且更为耐用的半导体存储器件。

发明内容

本发明的目的是提供一种更加小型化且更为耐用的半导体存储器件。

为解决上述问题，本发明提供一种半导体存储器，包括：

衬底和形成于所述衬底中的第一漏极区、源极区和第二漏极区，所述源极区位于所述第一漏极区和第二漏极区之间；

第一字线，位于所述第一漏极区和源极区之间的衬底上；

第二字线，位于所述第二漏极区和源极区之间的衬底上；

源极线，位于所述源极区上；

第一浮栅，位于所述第一字线和源极线之间的衬底上，所述第一浮栅部分位于所述源极区上；

第一擦除栅，位于所述第一浮栅上；

第二浮栅，位于所述第二字线和源极线之间的衬底上，所述第二浮栅部分位于所述源极区上；

第二擦除栅，位于所述第二浮栅上；以及

介质层，所述介质层形成于衬底、第一字线、第二字线、源极线、第一浮栅、第一擦除栅、第二浮栅及第二擦除栅中相邻的两两结构之间。

进一步的，所述半导体存储器还包括：

第一位线，形成于所述第一漏极区上；

第一隔离层，形成于所述第一字线和所述第一位线之间；

第二位线，形成于所述第二漏极区上；

第二隔离层，形成于所述第二字线和所述第二位线之间；

所述介质层包括字线氧化介质层，所述字线氧化介质层形成于所述第一字线与所述衬底之间以及所述第二字线与所述衬底之间，所述字线氧化介质层的厚度为

在擦除、编程或读取阶段时，对擦除栅、位线、源极线、字线分别施加不同的电压值，以完成对所述半导体存储器的擦除、编程或读取操作。

进一步的，所述第一隔离层和所述第二隔离层的材质为氮化硅或氮氧化硅。

进一步的，所述介质层的材质为氧化层。

进一步的，所述字线氧化介质层的厚度为

进一步的，所述介质层还包括隧穿氧化层，所述隧穿氧化层形成于所述第一浮栅和第一擦除栅之间以及第二浮栅和第二擦除栅之间。

进一步的，所述隧穿氧化层的厚度为

进一步的，所述半导体存储器为分栅式闪存单元。

进一步的，所述半导体存储器在擦除阶段时，所述擦除栅的电压为8V～15V，所述位线的电压为0V，所述源极线的电压为0V，所述字线的电压为0V。

进一步的，所述半导体存储器在擦除阶段时，所述擦除栅的电压为12V。

进一步的，所述半导体存储器在读取阶段时，所述擦除栅的电压为0V，所述源极线的电压为0V，所述字线的电压为0.8V～1.5V，所述位线的电压为0.5V～1.2V。

进一步的，所述半导体存储器在读取阶段时，所述字线的电压为1.2V，所述位线的电压为0.8V。