[发明专利]FinFET及其制造方法

说明书

公开了一种FinFET及其制造方法。该制造FinFET的方法包括：在半导体衬底的内部形成掺杂穿通阻止层；利用半导体衬底位于掺杂穿通阻止层上方的部分形成半导体鳍片；形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；形成围绕栅极导体的栅极侧墙；以及在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。掺杂穿通阻止层将半导体鳍片和半导体衬底隔开，从而可以断开源区和漏区之间经由半导体衬底的漏电流路径。

技术领域

本发明涉及半导体技术，更具体地，涉及FinFET及其制作方法。

背景技术

随着半导体器件的尺寸越来越小，短沟道效应愈加明显。为了抑制短沟道效应，提出了在SOI晶片或块状半导体衬底上形成的FinFET。FinFET包括在半导体材料的鳍片(fin)的中间形成的沟道区，以及在鳍片两端形成的源/漏区。栅电极在沟道区的两个侧面包围沟道区(即双栅结构)，从而在沟道各侧上形成反型层。由于整个沟道区都能受到栅极的控制，因此能够起到抑制短沟道效应的作用。

在批量生产中，与使用SOI晶片相比，使用半导体衬底制造的FinFET成本效率更高，从而广泛采用。然而，在使用半导体衬底的FinFET中难以控制半导体鳍片的高度，并且在源区和漏区之间可能形成经由半导体衬底的导电路径，从而产生漏电流的问题。

在半导体鳍片下方形成掺杂穿通阻止层(punch-through-stopperlayer)，可以减小源区和漏区之间的漏电流。然而，为了形成穿通阻止层而执行的离子注入可能在半导体鳍片的沟道区中引入不期望的掺杂剂。该附加的掺杂使得在FinFET的沟道区中存在着随机掺杂浓度波动。

由于半导体鳍片的高度变化和随机掺杂浓度波动，FinFET的阈值电压不期望地发生随机变化。

发明内容

本发明的目的是在基于半导体衬底的FinFET中减小源区和漏区之间的漏电流，并且减小阈值电压的随机变化。

根据本发明的一方面，提供一种制造FinFET的方法，包括：在半导体衬底的内部形成掺杂穿通阻止层；利用半导体衬底位于掺杂穿通阻止层上方的部分形成半导体鳍片；形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；形成围绕栅极导体的栅极侧墙；以及在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。

根据本发明的另一方面，提供一种FinFET，包括：半导体衬底；位于半导体衬底上的掺杂穿通阻止层；位于掺杂穿通阻止层上的半导体鳍片；横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；以及位于半导体鳍片两端的源区和漏区，其中掺杂穿通阻止层和半导体鳍片均由半导体衬底形成。

在本发明的FinFET中，采用掺杂穿通阻止层将半导体鳍片和半导体衬底隔开，从而可以断开源区和漏区之间经由半导体衬底的漏电流路径。在形成该FinFET的过程中，可以采用顶部保护层和/或侧壁保护层避免对半导体鳍片的不期望的掺杂，从而可以减小阈值电压的随机变化。在一个优选的实施例中，在应力作用层中形成的源区和漏区可以向半导体鳍片中的沟道区施加合适的应力以提供载流子的迁移率。在另一个或进一步优选的实施例中，采用后栅工艺形成栅堆叠，从而获得高质量的栅极电介质和期望的功函数。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-11是示出了根据本发明的第一实施例的制造半导体器件的方法的各个阶段的半导体结构的示意图。

图12-13示出了根据本发明的第二实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。

图14-16示出了根据本发明的第三实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。