[发明专利]绝缘体上硅结构以及半导体器件结构

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种绝缘体上硅结构以及采用了该绝缘体上硅结构的半导体器件结构。

背景技术

随着对半导体器件的速度更快、温度更低的需求的出现，绝缘体上硅（SOI，Silicon-on-insulator）正在得到越来越广泛的使用。绝缘体上硅结构的主要特点是在有源层和衬底层之间插入绝缘层（掩埋氧化物层）来隔断有源层和衬底之间的电气连接，这一结构特点为绝缘体上硅类的器件带来了寄生效应小、速度快、功耗低、集成度高、抗辐射能力强等诸多优点。

双栅（double gate）晶体管比传统的单栅晶体管具有更好的比例缩放特性。通常，双栅晶体管的结构包括背删、背删电介质、沟道、顶栅电介质和顶栅，一般上述结构的双栅晶体管都是在绝缘体上硅上制作的。

如图1所示，现有技术的绝缘体上硅100包括作为支撑层的硅基底层101、作为绝缘层的掩埋氧化物层102和作为有源层的硅顶层103。所述硅基底层101、掩埋氧化物层102和顶硅层103依次层叠设置。其中，集成电路形成在硅顶层103中，硅基底层101一般较厚，其主要作用是为上面的掩埋氧化物层102和顶硅层103提供机械支撑。

使用绝缘体上硅制作双栅（double gate）晶体管，需要掩埋氧化物层102的厚度很薄，以达到双栅（double gate）晶体管的背面栅最好的效果。掩埋氧化物层102的厚度最好与正栅栅氧化物层的厚度相当，一般为但是，在上述绝缘体上硅上形成的半导体器件中，器件与硅基底层之间寄生电容会因为掩埋氧化物层的厚度减小而变大，在某些高频应用场合中，寄生电容的变大是无法满足产品要求的。例如，在绝缘体上硅上形成的双栅MOS管的漏极-衬底电容就会因为掩埋氧化物层的厚度而变得很大。半导体器件与绝缘体上硅的硅基底层之间寄生电容会严重的阻碍在绝缘体上硅上制作一些特殊应用射频器件的发展，例如射频开关、低噪音放大器等等。

发明内容

本发明提供一种绝缘体上硅结构以及采用了该绝缘体上硅结构的半导体器件结构，以解决上述现有技术中的问题，从而达到在绝缘体上硅上利用双栅MOS管的结构，并且同时减小绝缘体上硅结构上的半导体器件的寄生电容的目的。

为解决上述问题，本发明提供了一种绝缘体上硅结构，包括：

第一硅层；

形成于所述第一硅层上的第一掩埋氧化物层；

形成于所述第一掩埋氧化物层上的第二硅层；

形成于所述第二硅层上的第二掩埋氧化物层；以及

形成于所述第二掩埋氧化物层上的第三硅层。

可选的，所述第一掩埋氧化物层的厚度大于所述第二掩埋氧化物层的厚度。

可选的，所述第一掩埋氧化物层的厚度范围为0.1μm~2μm。

可选的，所述第二掩埋氧化物层的厚度范围为

相应的，本发明还提供一种半导体器件结构，包括所述的绝缘体上硅结构、形成于所述第三硅层上的栅极结构、形成于栅极结构两侧第三硅层内的源极和漏极。

可选的，所述栅极结构包括：形成于所述第三硅层上的栅极氧化层；以及形成于所述栅极氧化层上的多晶硅栅极。

可选的，所述半导体器件结构还包括：形成于所述栅极结构两侧的浅沟道隔离槽，所述浅沟道隔离槽贯穿所述第三硅层和所述第二掩埋氧化物层，并与所述第二硅层接触。

可选的，所述半导体器件结构还包括：形成于所述浅沟道隔离槽中的金属插件，所述金属插件贯穿所述浅沟道隔离槽，并与所述第二硅层接触。

可选的，所述金属插件和所述多晶硅栅极通过连接线连接。

本发明所采用的绝缘体上硅结构包括：第一硅层、形成于在所述第一硅层上的第一掩埋氧化物层、形成于所述所述第一掩埋氧化物层上的第二硅层、形成于所述第二硅层上的第二掩埋氧化物层以及形成于所述第二掩埋氧化物层上的第三硅层。在所述绝缘体上硅结构中包括两层掩埋氧化物层，其中第一掩埋氧化物层用于隔断所述第一硅层和所述第三硅层之间的电气连接；而第二掩埋氧化物层则用于半导体器件的某种绝缘层，因此影响半导体器件寄生电容的主要是第二掩埋氧化物层。在上述绝缘体上硅结构中，起绝缘隔断作用的是第一掩埋氧化物层，而第二掩埋氧化物层则是作为半导体器件的某种绝缘层，因此可以加厚第一掩埋氧化物层的厚度以达到较好的隔断作用，而只要将第二掩埋氧化物层的厚度尽量做薄，以此达到减小半导体器件与衬底之间的寄生电容，从而实现减小绝缘体上硅结构上的半导体器件的寄生电容的目的。

附图说明

图1为现有技术的绝缘体上硅结构；