[发明专利]高密度半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

单元阵列区，包括下结构、上结构和选择结构，所述选择结构插置在所述下结构与所述上结构之间并且包括二维地布置在所述下结构上的多个有源图案和提供在所述有源图案之间的多个字线；以及

解码电路，用于控制施加到所述字线的电压，

其中所述解码电路配置为响应于输入到其的字线地址信息而将第一电压施加到彼此相邻的一对字线并且将不同于所述第一电压的第二电压施加到剩余的字线，使得所述有源图案中插置在所述对字线之间的有源图案导通且所述有源图案中的其它有源图案截止。

2.如权利要求1所述的半导体存储器件，其中所述解码电路包括多个解码器，每个解码器配置为：如果输入到每个解码器的所述字线地址信息比所述解码器的地址信息大1或等于所述解码器的地址信息，则将所述第一电压施加到相应一个字线，而如果输入到每个解码器的所述字线地址信息与所述解码器的地址信息之间的关系为其它情况，则将所述第二电压施加到相应一个字线。

3.如权利要求1所述的半导体存储器件，其中所述下结构包括半导体衬底以及提供在所述半导体衬底上方的下掺杂区，以及

其中每个有源图案包括：

上杂质区，具有与所述下掺杂区相同的导电类型；以及

沟道区，插置在所述上杂质区与所述下掺杂区之间。

4.如权利要求3所述的半导体存储器件，其中所述沟道区的竖直长度与所述沟道区的水平宽度的比率在3至20的范围内。

5.如权利要求3所述的半导体存储器件，

其中所述第一电压和所述第二电压具有彼此不同的极性，并且所述第一电压的绝对值小于所述第二电压的绝对值。

6.如权利要求1所述的半导体存储器件，其中所述下结构和所述上结构之一包括公共电极，并且另一个包括多个存储元件和多个位线，以及

其中所述选择结构在竖直位置上位于所述公共电极与所述存储元件之间。

7.如权利要求1所述的半导体存储器件，其中所述上结构包括多个存储元件和多个位线，以及

其中所述字线设置在所述有源图案之间以与所述位线交叉，并且所述下结构包括公共电极，所述有源图案耦接到所述公共电极。

8.如权利要求7所述的半导体存储器件，其中所述上结构还包括多个竖直电极，每个竖直电极耦接到所述有源图案中的相应一个有源图案，并且所述存储元件分别提供在所述竖直电极与所述位线的交叉处。

9.如权利要求8所述的半导体存储器件，其中所有所述存储元件实质上提供在平行于所述下结构的顶表面的单个平面上，并且所述位线设置在所述存储元件上。

10.如权利要求8所述的半导体存储器件，其中所述存储元件三维地布置在平行于所述下结构的顶表面的多个平面上，

其中所述位线提供为与所述竖直电极的侧壁交叉，以及

其中所述存储元件提供在所述竖直电极与所述位线的侧壁之间。

11.一种半导体存储器件，包括：

下结构，包括下电极；

上结构，包括多个存储元件和多个位线；

选择结构，提供在所述下结构与所述上结构之间并且包括二维地布置在所述下电极上的多个有源图案和提供在所述有源图案之间的多个字线；以及多个字线解码器，用于控制施加到所述字线的电压，

其中每个字线解码器配置为响应于输入到其的字线地址信息将第一电压或者第二电压施加到与其连接的相应一个字线，

其中，对于每个字线解码器，如果输入到其的所述字线地址信息比其地址信息大1或者等于其地址信息，则采用所述第一电压，而如果输入到其的所述字线地址信息与其地址信息之间的关系为其它情况，则采用不同于所述第一电压的所述第二电压，使得所述有源图案中插置在施加有所述第一电压的相邻两个字线之间的有源图案导通且所述有源图案中的其它有源图案截止。

12.如权利要求11所述的半导体存储器件，其中所述第一电压和所述第二电压具有彼此不同的极性，并且所述第一电压的绝对值小于所述第二电压的绝对值。

13.如权利要求11所述的半导体存储器件，其中每个有源图案包括上电极以及插置在所述下电极与所述上电极之间的沟道区，以及

其中所述沟道区具有与所述下电极和所述上电极相同的导电类型。