[发明专利]高密度半导体存储器件

说明书

技术领域

根据示例性实施方式的装置涉及半导体存储器件，更具体地，涉及高密度半导体存储器件。

背景技术

为了满足消费者对于优越性能和低价格的需求，需要更高集成度的半导体存储器件。就半导体存储器件而言，由于它们的集成度是确定产品价格的重要因素，所以需要增大的集成密度。

对于半导体存储器件，具有水平沟道的金属氧化物半导体（MOS）晶体管被用作开关器件，并且在此情况下单位单元具有从6F2到8F2范围的单元尺寸（其中F是最小特征尺寸）。使用二极管作为开关器件可允许单元尺寸减小到大约4F2。然而，在此情况下，由于二极管的整流特性，其在实现双向电流特性方面可能存在技术困难。

发明内容

本发明构思的一个或多个示例性实施方式提供了一种半导体器件，在该半导体器件中选择器件具有减小的占用面积。

本发明构思的一个或多个示例性实施方式还提供了一种半导体器件，在该半导体器件中选择器件具有减小的占用面积和双向电流特性。

根据示例性实施方式的一个方面，半导体存储器件可以包括：单元阵列区，包括下结构、上结构和选择结构，选择结构插置在下结构与上结构之间并且包括多个字线；以及解码电路，用于控制施加到字线的电压。解码电路可以配置为响应于输入到其的字线地址信息而将第一电压施加到彼此相邻的一对字线并且将不同于第一电压的第二电压施加到剩余的字线。

在示例性实施方式中，解码电路可以包括多个解码器，每个解码器配置为：如果输入到每个解码器的字线地址信息比该解码器的地址信息大1或者等于该解码器的地址信息，则将第一电压施加到相应一个字线，而如果输入到每个解码器的字线地址信息小于该解码器的地址信息，则将第二电压施加到相应一个字线。

在示例性实施方式中，下结构可以包括半导体衬底以及提供在半导体衬底上方的下掺杂区，并且选择结构可以还包括布置在下结构上的多个有源图案。每个有源图案可以包括具有与下掺杂区相同的导电类型的上杂质区以及插置在上杂质区与下掺杂区之间的沟道区。

在示例性实施方式中，沟道区的竖直长度与沟道区的水平宽度的比率可以在大约3到大约20的范围内。

在示例性实施方式中，第一电压和第二电压可具有彼此不同的极性，并且第一电压的绝对值可以小于第二电压的绝对值。

在示例性实施方式中，下结构和上结构之一可以包括公共电极，并且另一个可以包括多个存储元件和多个位线。选择结构可以在竖直位置上位于公共电极与存储元件之间。

在示例性实施方式中，上结构可以包括多个存储元件和多个位线，并且选择结构可以还包括布置在下结构上的多个有源图案。字线可以设置在有源图案之间以与位线交叉，并且下结构可以包括公共电极，有源图案可以耦接到公共电极。

在示例性实施方式中，上结构可以还包括多个竖直电极，每个竖直电极可以耦接到相应一个有源图案，并且存储元件可以分别提供在竖直电极与位线的交叉处。

在示例性实施方式中，所有存储元件可以实质上提供在平行于下结构的顶表面的单个平面上，并且位线可以设置在存储元件上。

在示例性实施方式中，存储元件可以三维地布置在平行于下结构的顶表面的多个平面上，位线可以提供为与竖直电极的侧壁交叉，而存储元件可以提供在位线的侧壁和竖直电极之间。

在示例性实施方式中，在单元阵列区中，有源图案的总数与竖直电极的总数的比率可以在0.9至1.1的范围内。

在示例性实施方式中，存储元件可以包括至少一种硫族化物、配置为表现出磁致电阻特性的至少一个层结构、至少一种钙钛矿化合物、或者至少一种过渡金属氧化物。

根据另一示例性实施方式的一个方面，半导体存储器件可以包括：下结构，包括下电极；上结构，包括多个存储元件和多个位线；选择结构，提供在下结构与上结构之间并且包括多个字线；以及多个字线解码器，控制施加到字线的电压。每个字线解码器可以配置为响应于输入到其的字线地址信息将第一电压或者第二电压施加到连接到该字线解码器的相应一个字线。如果输入到每个字线解码器的字线地址信息比该字线解码器的地址信息大1或者等于该字线解码器的地址信息，则可以采用第一电压，而如果输入到每个字线解码器的字线地址信息小于该字线解码器的地址信息，则采用不同于第一电压的第二电压。

在示例性实施方式中，第一电压和第二电压具有彼此不同的极性，并且第一电压的绝对值可以小于第二电压的绝对值。