[发明专利]一种外延生长锗硅应力层的预清洗方法

说明书

技术领域

本发明涉及集成电路技术领域，且特别涉及一种外延生长锗硅应力层的预清洗方法。 

背景技术

随着半导体技术的发展，硅半导体器件特征尺寸在不断减小。 各种CMOS技术发展都在寻求在不显著增加半导体器件漏电流的前提下，提高器件开态导通电流、提高器件速度的方法。 其中，应力技术是改变硅半导体器件沟道应力（压应力对PMOS，张应力对NMOS），提高载流子在导电沟道中迁移率，从而提高器件性能的有效方法。业界硅半导体器件制造技术领先的Intel公司在90nm技术代的产品中采用嵌入式锗硅（embedded SiGe）来提升PMOS器件的空穴（hole）沟道迁移率，从而提高器件性能。而半导体代工业界也普遍在40nm技术代高性能电路中也采用嵌入式锗硅应力层来提升器件性能。其实现方法在于：在PMOS的栅极形成之后，将传统的源漏区域的体硅材料移除，再在PMOS源漏区域外延生长锗硅层。由于单晶锗的晶格常数比单晶硅大，所以源漏区外延生长的锗硅层会挤压PMOS器件沟道区域，引起沟道的压应力，进而提升空穴的迁移率和增大PMOS开态导通电流。如果外延生长锗硅层具有很多缺陷，就会使器件的性能降低，因此保证无缺陷的外延生长锗硅层对获得高性能的器件是很重要的。 

然而，要实现无缺陷的外延生长锗硅层，难度很大，限制条件很多，其中，对进行需要进行外延生长锗硅层的硅界面的处理尤其重要。因为如果硅界面杂质或缺陷较多，就会导致外延生长出的锗硅层出现缺陷，甚至多晶态和非晶态，导致外延生长失败。因此，需要改进清洗工艺，消除硅界面杂质或缺陷，从而有利于后续无缺陷的锗硅层外延生长。 

发明内容

针对以上问题，为克服现有技术的不足，本发明的目的在于提供一种在嵌入式锗硅应变技术PMOS工艺中，在外延生长锗硅应力层前，对沟道表面进行清洗的方法，旨在修复刻蚀后的沟槽表面上的缺陷和位错，制备出高质量的锗硅外延层。 

本发明提供一种外延生长锗硅应力层的预清洗方法，包括： 

步骤S01：经光刻和刻蚀，在体硅上形成栅极；

步骤S02：经光刻刻蚀在体硅内形成源漏区的沟槽；

步骤S03：清洗所述沟槽的表面，并对所述沟槽表面进行氧化工艺，在所述沟槽表面形成氧化物薄膜；

步骤S04：采用化学方法清洁所述经氧化工艺处理的沟槽表面，将所述氧化物薄膜完全去除，直至所述沟槽表面完全暴露出来；

步骤S05：在所述沟槽表面外延生长嵌入式锗硅层。

优选地，步骤S03中，所述氧化工艺为原位蒸汽产生法氧化工艺。 

优选地，所述氧化物薄膜为氧化硅。 

优选地，所述氧化物薄膜的厚度为1nm-10nm。 

优选地，步骤S04中，利用化学药剂去除所述氧化物薄膜。 

优选地，所述的化学方法是利用稀释的氢氟酸对所述氧化物薄膜进行腐蚀。 

优选地，步骤S03中采用湿法清洗所述沟槽的表面。 

在本发明提供的一种外延生长锗硅应力层的预清洗方法，在外延生长嵌入式锗硅层之前，先对沟槽表面进行湿法清洗以及增加一层氧化物薄膜，从而去除沟槽表面上的缺陷、位错等，实现无缺陷的嵌入式锗硅层的外延生长。 

附图说明

图1是本发明的一种外延生长锗硅应力层的预清洗方法的一个较佳实施例的流程示意图 

图2至图5是用以说明本发明的制作方法具体步骤时所形成的示意图。

具体实施方式

体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本发明。 

现结合附图1至图5，通过一个具体实施例对本发明的一种外延生长锗硅应力层的预清洗方法进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。 

图1为本发明的一种外延生长锗硅应力层的预清洗方法的一个较佳实施例的流程示意图。图2至图5是本发明的上述实施例的外延生长锗硅应力层的预清洗方法的具体制备步骤的剖面示意图。 

请参阅图1，如图所示，在本发明的该实施例中，一种外延生长锗硅应力层的预清洗方法包括如下步骤：