[发明专利]集成电路和IC制造方法

说明书

技术领域

本发明涉及一种集成电路管芯，所述集成电路管芯包括有源衬底，所述有源衬底包括通过相应的隔离沟槽彼此横向分离的多个部件，所述隔离沟槽的至少一些承载另外部件。

本发明还涉及一种制造这种集成电路的方法。

背景技术

众所周知，存在对最小化集成电路(IC)占用面积，同时增加这种IC复杂度的持续需求。换句话说，存在对每单位可用面积集成更多部件的需求。这当然远非小事，尤其是因为诸如晶体管之类的部件当在管芯的有源衬底中彼此紧邻放置时可以彼此影响。这种干扰当然是非常不希望的。为了防止发生这种干扰，IC管芯中的有源部件典型地通过诸如LOCOS(硅的局部氧化)或者STI(浅沟槽隔离)区之类的隔离区来彼此横向电绝缘。

将清楚，包括这种隔离区进一步使得增加部件密度的工作变得复杂。为此原因，已经将隔离区用作不要求使用有源衬底的(无源)部件(例如，高电压电阻器)的载体或衬底，利用隔离区提供与有源衬底的必要电绝缘。位于隔离结构上方的这种无源部件的主要示例是多晶硅电阻器，在2003年由英格兰(England)奇切斯特(Chichester)John Wileyand Sons Ltd.出版的Trond Ytterdal等人的《模拟和RF CMOS电路设计的器件建模(Device modeling for analog and RF CMOS circuitdesign)》一书的11.2章中详细地描述了这种多晶硅电阻器的特性。

然而，本发明的发明人已经发现，在有源衬底中的隔离结构上包含诸如多晶硅电阻器之类的无源部件可能会增加管芯故障的次数。

发明内容

需要提供一种根据开始段落中的集成电路管芯，所述集成电路管芯能够更加耐受制造工艺中的变化。

还需要提供一种制造这种集成电路的方法，所述方法具有改进的生产率和可靠性。

根据本发明的第一方面，提供了一种集成电路管芯，所述集成电路管芯包括有源衬底，所述有源衬底包括通过相应的隔离结构彼此横向分离的多个部件，所述隔离结构中的至少一部分隔离结构承载另外部件，其中承载所述另外部件的隔离结构下方的有源衬底的相应部分与所述部件电绝缘。

本发明基于这样的认识：在一些情况下，隔离结构中(尤其是STI结构中)的垂直裂缝可能引起这种裂缝填充有所述隔离结构上的另外部件的(半)导电材料，从而在所述另外部件和隔离结构下方的有源衬底之间形成低阻路径。例如，当从STI氧化物中去除颗粒时可以形成这种裂缝。因此，不可忽略的电流可以从所述另外部件泄露到有源衬底，其中这种电流可能会干扰在隔离结构之间的有源衬底的(有源)区域中部件的正确操作，例如通过将有源衬底偏置到不正确的偏置电平。另外，泄露电流将引起所述另外部件的行为不正确，使得在测试期间将包括这种泄露路径的管芯分类为有缺陷，从而拒绝该管芯。同样重要的是，可能随时间发生管芯故障，从而减小产品的可靠性和寿命。换句话说，本发明基于这样的发现：对于这些IC管芯引起生产率和可靠性问题的问题是在隔离区中存在这些垂直裂缝，已经通过将隔离区下方的那部分半导体区域与半导体区域的其余部分电绝缘解决了该问题，从而破坏了电流泄露路径，使得有源衬底中和隔离结构上方的部件两者的行为很大程度上对于通过隔离结构的低阻路径的存在不敏感，从而改进了这种管芯的生产率和制造工艺的可靠性。

这种解决方案还解决了由于穿过STI氧化物的衬底柱的存在引起的管芯故障问题，当没有正确地刻蚀掉其中要形成STI沟槽的那部分衬底时形成这种衬底柱，这种衬底柱也可以提供如前所述的通过STI区的泄露电流路径。

在一实施例中，有源衬底形成于电绝缘层上，例如氧化层，使得管芯限定了绝缘体上硅(SOI)器件。

优选地，承载另外部件的每一隔离结构被延伸穿过有源衬底的电绝缘保护环包围。这是这种电绝缘的直接实现，在SOI器件的情况下这确保了保护环限定了电绝缘容器，隔离结构置于该电绝缘容器中，SOI器件的绝缘体层形成了该容器的底部。

在一实施例中，保护环是中等沟槽隔离结构。

在另一实施例中，隔离结构是浅沟隔离结构。已经发现：特定的STI区域易形成这种垂直裂缝。

在另一实施例中，有源衬底的相应部分与地相连。在有源衬底的相邻区域中(例如阱区或漏极区)存在噪声源的情况下，这进一步减小了无源部件所经受的噪声级别。

可以将本发明的IC有利地集成到电子设备中，例如移动通信设备、(移动)计算设备、汽车设备等。