[发明专利]半导体芯片封装的导接线路的形成方法

说明书

技术领域

本发明涉及一种半导体芯片封装的导接线路的形成方法，尤指一种针对半导体芯片上复数个焊垫分别形成一向外延伸的导接线路及一焊点，以使该半导体芯片可凭借各导接线路及焊点而电性连接并安装在一基板上。

背景技术

随着半导体制程的发展，半导体芯片封装结构（或称为半导体芯片装置）已有多种不同的制程及结构，如中国台湾发明专利公告第434848号「半导体芯片装置及其封装方法」及其四件追加专利案包括：公告第466715号（追加一）、公告第495933号（追加二）、公告第466716号（追加三）、公告第503534号（追加四），以及美国专利号US 6,239,488（本案是以中国台湾专利公告第434848号为优先权而申请的美国发明专利）、US5,990,546、US 6,143,991、US6,075,712、US6,114,754等。早期发展及使用的半导体芯片封装结构为一种TAB（Tape automated bonding，带式自动结合）技术，但TAB技术的封装结构中半导体芯片的焊垫表面（pad-mounting surface）上复数个焊垫（bonding die pad）所向外延伸的外导线部（outer lead portions）会造成较大的封装尺寸，不利于实现半导体芯片封装结构具有高密度（high density）的需求；而近期发展及使用的半导体芯片封装结构是属于一种chip scale package type（芯片尺寸封装型态），并已衍生多种不同的制程及结构，而此种chip scale package type（芯片尺寸封装型态）的制程及结构虽可解决TAB技术会造成较大封装尺寸的问题，但目前已知的各种不同制程及/或结构之间多少仍存在制程复杂、产品合格率降低、制造成本相对提高等问题，有待进一步改进。

以美国专利号US6,239,488（本案是以中国台湾专利公告第434848号为优先权的美国发明专利）为例说明：US6,239,488的申请专利范围包含下列二独立请求项：一为第1项（独立项）：1、一种半导体芯片装置，其是适于安装在一具有数个焊点（90）的基板（9）上，该半导体芯片装置包含：一半导体芯片（1），该半导体芯片（1）具有一焊垫安装表面（10）及数个设于焊垫安装表面（10）的焊垫（11），所述的这些焊垫的（11）位置是不对称于该基板（9）的焊点（90）的位置；及数个导电体（3），各导电体（3）具有一从该芯片（1）的对应的焊垫（11）的延伸出来作为电路轨迹的延伸部（300）及一位于该延伸部（300）的自由端且其的位置与该基板（9）的对应的焊点（90）的位置对应的电气连接部（301），该导电体（3）凭借下列步骤形成：提供一钢板（2）置于该芯片（1）的焊垫安装表面（10）上，该钢板（2）形成有数个用于暴露该芯片（1）的对应的焊垫（11）的一部分及该芯片1的焊垫安装表面（10）的预定部分的贯孔（20），在形成该钢板2的各贯孔（20）的孔壁与该芯片（1）的焊垫安装表面（10）之间是形成一导电体形成空间；及以导电金属胶为材料利用印刷手段于各导电体形成空间形成一导电体（3）参考US6,239,488的申请专利范围第1项及图式第一至七图；以及另一为第6项（独立项）：6、一种半导体芯片装置，其是适于安装在一具有数个焊点（90）的基板（9）上，该半导体芯片装置包含：一半导体芯片（1），该半导体芯片具有一焊垫安装表面（10）及数个设于焊垫安装表面（10）的焊垫（11），所述的这些焊垫（11）的位置是不对称于该基板（9）的焊点（90）的位置；一光阻层（7）是形成于该芯片（1）的焊垫安装表面（10）上，该光阻层（7）上并形成有导电体形成槽孔（70），每一导电体形成槽孔（70）包含一第一槽孔部用于暴露该芯片（1）的对应的焊垫（11）的一部分及第二槽孔部用于暴露该焊垫安装表面（10）的一部分并由第一槽孔部延伸至对应于基板（9）的安装表面上一个别焊点（90）的位置；及数个导电体（3）分别形成于对应的导电体形成槽孔（70）内，各导电体具有一延伸部（300）设在第一槽孔部以可从该芯片（1）的对应的焊垫（11）延伸出来而作为电路轨迹，及一电气连接部（301）设在第一槽孔部以位于该延伸部（300）的一端且其的位置是对应于基板（9）的安装表面上一个别焊点（90）的位置参考US6,239,488的申请专利范围第6项及图式第十四至十九图；由上可知，US6,239,488的导电体（3）是直接在焊垫安装表面（pad-mounding surface）（10）上形成，故导电体（3）与芯片的焊垫安装表面（10）之间并不存在一层介电质层，致容易影响该导电体（3）与焊垫安装表面（10）上其它焊垫（11）之间的绝缘效果，而相对降低产品制程的合格率；尤其，依US6,239,488所揭示的结构及制程，其无法重复进行导电体（3）的形成步骤，致使该导电体（3）只能具有单层结构而无法具有上、下层双层结构，相对降低芯片的焊垫安装表面（10）上可布线空间的有效利用；再者，US6,239,488也故意限定其封装结构中导电体（3）的形成方式（制程）及步骤如其申请专利范围第1项所述（特别利用一钢板（2）达成），主要目的乃使其引用的技术手段能进一步与其它现有技术如US5,990,546、US 6,143,991、US6,075,712、US6,114,754等半导体芯片装置之间进一步造成较大的差异性以利于能核准专利，然如此不但相对限缩其申请专利范围，也使其导电体（3）的形成方式及结构较为复杂而造成制造成本相对增加，故US6,239,488（即中国台湾专利公告第434848号）有进一步改进的空间。