[发明专利]一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法

说明书

技术领域

本发明涉及一种集成电路制造工艺缺陷检测的方法，特别是一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法。

背景技术

集成电路生产线工艺异常精密而复杂，新工艺在正式量产启用前需要进行大量的投片试验和验证研究，通过对试验圆片进行精确的缺陷定位和机理检测，找到系统性的制造工艺缺陷原因，同时建立合适的版图设计规则体系，确保正式生产时的成品率。目前，广泛使用的方法是利用SRAM芯片进行工艺缺陷检测检测，这是由于SRAM单元规则排列，有唯一的地址信息，方便进行故障定位，容易进行缺陷机理检测。但是SRAM芯片的结构和单元排布非常规律，只能反应与它类似结构的缺陷情况，而生产线实际投入使用时的用户设计是千变万化的，SRAM很难覆盖更多的缺陷类型。另外，还可以专门设计DFT/DFM(可测性设计/可制造性设计)芯片，这种类型芯片虽然能覆盖更多的缺陷情况，但是需求很高的芯片设计水平，也会带来更复杂的缺陷检测过程。虽然以往的方法也能实现工艺缺陷检测，但是其检测速度比较低，覆盖的缺陷类型少于实际情况，或者需要定制设计测试芯片，代价高昂。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，大大加快了工艺缺陷的定位和检测速度，覆盖了更多种类的缺陷类型。

本发明的技术解决方案是：一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，包括如下步骤：

(1)利用四种类型的配置码流向量对FPGA芯片的配置存储器进行回读测试，获得配置存储器的测试数据；

(2)检测测试数据，获得发生故障的配置存储器的坐标信息；

(3)根据故障坐标信息，统计出子模块级别、芯片级别和圆片级别三种级别的故障分布图；

(4)对三种级别下的故障分布图分别进行垒叠，获得故障点分布密度；

(5)对分布密度均匀性进行检测，获得工艺缺陷高发区域从而完成检测。

所述步骤(1)中四种类型的配置码流向量分别为测试全0、测试全1、间隔测试01和间隔测试10。

所述步骤(2)中配置存储器的坐标信息为配置存储器的物理地址信息，包括块地址、主地址、辅地址、帧地址和位地址。

所述步骤(3)中的子模块级别为可编程配置模块CLB，包含CLB模块内每个配置存储器的错误数。

所述步骤(3)中的芯片级别为完整FPGA芯片，包含FPGA芯片内所有CLB模块的错误数。

所述步骤(3)中的圆片级别为完整圆片，包含圆片内所有FPGA芯片的错误数。

所述步骤(4)中的故障图垒叠是指对故障数量进行累加，获得总的故障数。

所述步骤(5)中的实现过程为：故障分布均匀性是指单位面积上的故障数量平均值，计算单位面积上的故障数量平均值，当某单位面积上的故障数量超过平均值的20％，即判定为工艺缺陷高发区。

本发明与现有技术相比的有益效果是：

(1)现场可编程门阵列(FPGA)芯片的架构采用基于阵列的整体布局形式，虽然FPGA的可编程配置位单元结构一样，但是在各个模块内都是分散布局的，每个单元的版图环境都可能完全不同，每个配置位都会控制不同的逻辑资源，因此能覆盖更多的缺陷情况。

(2)本发明利用FPGA芯片独特的设计结构，通过对所有可编程存储单元进行回读测试，能够对所有的故障点都可以进行快速的精确定位和测试检测，获得缺陷分布密度图，提高了工艺缺陷原因检测速度。

(3)本发明利用实际的FPGA产品进行缺陷检测，无需专门设计投片测试专用集成电路，大大节省了成本。

附图说明

图1为FPGA的基本结构示意图；

图2为配置存储器的结构组成示意图；

图3为CLB级别的故障分布示意图。

具体实施方式

FPGA的基本结构如图1所示，其主体结构由可编程逻辑模块(CLB)1，互连资源线段2和可编程开关矩阵(SM)3组成，互连资源线段2和可编程开关矩阵3环绕可编程逻辑模块1，形成网状堆叠结构，这些模块都通过处于后台的配置存储器来组合实现各种功能。而一个FPGA芯片根据规模大小，会有数十万至数百万位的配置存储器，所有配置存储器都是可编程的，都有唯一确定的物理地址，可以进行写访问和读访问。